计算机组成原理电子教案(第7章2).ppt

本章学习导读:（1）总线的基本组成、分类与特性、裁决方式、定时方式。（2）典型总线接口标准：ISA，EISA，VESA，PCI，SCSI，USB，IEEE1394。（3）计算机系统中多重总线的分级结构。,第7章 总线及总线互连结构,部件之间的两种互连方式：各部件之间通过单独的连线互连，称为分散连接方式。各个部件连接到一组公共信息传输线上，称为总线连接方式。,总线结构的两个主要优点是灵活和成本低。灵活性体现在新部件可以很容易地加到总线上，且部件可以在使用相同总线的计算机系统之间互换。一组单独的连线可被多个部件共享，所以总线的性价比高。现代计算机普遍使用的是总线互连结构。,总线的主要缺点是它可能产生通信瓶颈。,本章着重介绍总线的基本概念、总线设计中的几个因素、总线标准及其现代计算机的总线互连结构。,71 总线的基本概念,计算机内部进行信息交换，必须在部件之间构筑通信线路，通常把连接各部件的通路的集合称为互连结构。,互连结构从分散结构发展到总线结构。,总线是连接两个或多个功能部件的一组共享的信息传输线，它的主要特征就是多个部件共享传输介质；一个部件发出的信号可以被连接到总线上的其他所有部件所接收。,7.1.1 总线的特性和分类,(1)物理特性：总线的物理特性是指总线在机械物理连接上的特性。包括：连线类型、数量、接插件的几何尺寸和形状以及引脚线的排列等。,从连线的类型来看，总线可分为电缆式、主板式和底板式。,连线的数量来看，总线一般分为串行总线和并行总线。在并行传输总线中，按数据线的宽度分8位、16位、32位、64位总线等。,总线的特性,(2)电气特性：总线的电气特性是指总线的每一条信号线的信号传递方向、信号的有效电平范围。,总线的电平表示方式有两种：单端方式和差分方式。在单端电平方式中，用一条信号线和一条公共接地线来传递信号；采用正逻辑。,差分电平方式采用一条信号线和一个参考电压比较来互补传输信号，一般采用负逻辑。,CPU发出的信号为输出信号，送入CPU的信号为输入信号。,一般串行总线用于长距离的数据传送，并行总线用于短距离的高速数据传送。,(3)功能特性：总线功能特性是指总线中每根传输线的功能。如地址线用来传输地址信息，数据线用来传输数据信息，控制线用来发出控制信息，不同的控制线其功能不同。,(4)时间特性：总线时间特性是指总线中任一根传输线在什么时间内有效，以及每根线产生的信号之间的时序关系。用信号时序图来说明。,例如，串行总线接口标准RS-232C，采用差分电平方式。,根据所连接部件的不同，总线通常被分成三种类型,(1)内部总线：指芯片内部连接各元件的总线。如CPU芯片内部，在各个寄存器、ALU、指令部件等各元件之间也有总线相连。,(2)系统总线：指连接CPU、存储器和各种I/O模块等主要部件的总线。有主板式和底板式总线。,主板式总线是一种板级总线，主要连接主机系统印刷电路板中的CPU和主存等部件，也被称为处理器-主存总线。,底板式总线通常用于连接系统中的各个功能模块，实现系统中的各个电路板的连接。典型的有PCI总线、Multibus总线、VME总线等。,(3)通信总线：这类总线用于主机和I/O设备之间或计算机系统之间的通信。由于这类连接涉及到许多方面，包括：距离远近、速度快慢、工作方式等，差异很大，所以通信总线的种类很多。,7.1.2 系统总线的组成,系统总线通常由一组控制线、一组数据线和一组地址线构成;也有数据线和地址线复用。,数据线用来承载在源部件和目的部件之间传输的信息，这个信息可能是数据、命令、或地址（数据线和地址线复用时）。如写磁盘。,地址线用来给出源数据或目的数据所在的主存单元或I/O端口的地址。,控制线用来控制对数据线和地址线的访问和使用；控制线用来传输定时信号和命令信息。,典型的控制信号包括：时钟（Clock）：用于总线同步。复位（Reset）：初始化所有设备。总线请求（Bus Request）：表明发出该请求信号的设备要使用总线。总线允许（Bus Grant）：表明接收到该允许信号的设备可以使用总线。中断请求（Interrupt Request）：表明某个中断正在请求。中断回答（Interrupt Acknowledge）：表明某个中断请求已被接受。,存储器读（Memory Read）：从指定的主存单元中读数据到数据总线上。存储器写（Memory Write）：将数据总线上的数据写到指定的主存单元中。I/O读（I/O Read）：从指定的I/O端口中读数据到数据总线上。I/O写（I/O Write）：将数据总线上的数据写到指定的I/O端口中。传输确认（Transfer ACK）：表示数据已被接收或已被送到总线上。,7.1.3 总线的数据传输方式,计算机总线中，数据传输有两种基本方式：串行传输、并行传输。,1串行传输 串行总线的数据在数据线上按位进行传输，只需要一根数据线，线路成本低，适合于远距离的数据传输。,在计算机中普遍使用串行通信总线连接慢速设备，象键盘、鼠标和终端设备等。近年来出现一些中高速的串行总线，可连接各种类型的外设，可传送多媒体信息，如P1394串行总线。,串行传输中的数据转换 发送部件中并行数据到串行数据的转换，称为拆卸；接收部件中串行数据转换成并行数据，称为装配。,串行传输中的数据传输速率 在信息传输通道中，携带数据信息的信号单元叫码元；每秒钟通过信道传输的码元数称为码元传输速率，简称波特率。反映了每秒钟传输数据的位数。,每秒钟通过信道传输的信息量称为位传输速率，简称比特率。反映了在传输介质上每秒钟传输的所有信息位数。,波特率、比特率的单位都是位/秒（bps）；比特率可以大于或等于波特率,串行传输方式有同步传输方式和异步传输方式两种 在异步传输方式中，每个字符要用一位起始位和若干停止位作为字符传输的开始和结束标志，需占用一定的时间。,同步传输方式要求有时钟来实现发送端和接收端的同步，传输速度较快；但接口的硬件较复杂。,数据块传输时，只在数据块的开始和结尾处用一个或若干个同步字符作标志。这种传输方式称为同步串行传输方式。,2并行传输,并行总线的数据在数据线上同时有多位一起传送，每一位要有一根数据线。并行传输比串行传输速度要快得多，但需要更多的传输线。,并行传输中的数据传输速率 衡量并行总线速度的指标是最大数据传输率，即单位时间内在总线上传输的最大信息量。一般用每秒多少兆字节（MB/s）来表示。,总线的工作频率为66MHz，总线宽度为32位，则它的最大数据传输率为：66 32/8=264MB/s；这里1M=106。,将并行方式和串行方式结合起来进行数据传输。,72 总线设计的要素,总线设计时要考虑的基本要素包括：,1）信号线类型：专用信号线/复用信号线2）仲裁方法：集中式裁决/分布式裁决3）定时方式：同步通信/异步通信4）事务类型：总线所支持的各种数据传输类型和其他总线操作类型5）总线带宽：单位时间内在总线上传输的有效数据,7.2.1 信号线类型,专用信号线就是指这种信号线专门用来传送某一种信息。采用数据和地址专用线，主存单元地址和数据可以同时送到总线上。,复用信号线就是指一种信号线在不同的时间传输不同的信息。信号线的分时复用，可以使用较少的线传输更多的信息，从而节省了空间和成本。挂接的每个部件的电路变得更复杂了；还潜在地降低了性能。,7.2.2 总线裁决,总线上连接的各个部件，根据其对总线有无控制能力被分为主控设备和从设备两种。,从设备只能响应主控设备发来的总线命令。,系统可以只有一个总线主控设备，所有总线操作都必须由处理器控制。,另一种选择是采用多个总线主控设备，每个主控设备都能启动数据传送。必须提供一种机制用来决定在某个时刻哪个设备具有总线使用权。,总线主控设备控制对总线的访问，它能够发起并控制所有总线请求。,决定哪个总线主控设备将在下次得到总线使用权的过程称为总线裁决。两类总线裁决方式：集中式和分布式,集中式裁决方式是将控制逻辑做在一个专门的总线控制器或总线裁决器中，将所有的总线请求集中起来，利用一个特定的裁决算法进行裁决。,裁决方案：一是“等级性”，即：每个主控设备有一个总线优先级，具有最高优先级的设备应该先被服务；二是“公平性”，即：任何设备，即使是具有最低优先权的设备也不能永远得不到总线使用权。,分布式的裁决方式，没有专门的总线控制器，其控制逻辑分散在各个部件或设备中。,1集中裁决方式（3种）,(1)菊花链查询方式,优先级由主控设备在总线上的位置来决定，要求拥有总线使用权的高优先级设备简单地拦截总线允许信号，不让其更低级的设备收到该信号。,图7.1 菊花链查询方式,菊花链总线的优点是简单，只需很少几根线就能按一定优先次序实现总线裁决，而且易扩充设备。,缺点是不能保证公正性，也即一个低优先级请求可能永远得不到允许；对电路故障较敏感，一个设备的故障会影响到后面设备的操作；菊花链的使用也限制了总线速度。,(2)计数器定时查询方式 此方案比菊花链查询方式多了一组设备线，少了一根总线允许线BG。(图7.2),总线请求的设备号与计数值一致时，该设备便获得总线使用权，此时终止计数查询，同时该设备建立总线忙BS信号。,设备的优先级通过设置不同的计数初始值来改变 计数总是从0开始，此时设备的优先次序是固定的；计数的初值总是上次得到控制权设备的设备号，那么所有设备的优先级是相等的，是循环优先级方式。,图 7.2 计数器定时查询方式,计数器定时查询方式具有灵活的优先级，它对电路故障也不如菊花链查询那样敏感。这种方式增加了一组设备线，每个设备要对设备线的信号进行译码处理，因而控制也变复杂了。,(3)独立请求方式 这种方案使用一个中心裁决器从请求总线的一组设备中选择一个。（图7.3）,每个设备都有一对总线请求线BRi和总线允许线BGi,总线控制器可以给各个请求线以固定的优先级，也可以设置可编程的优先级。,裁决算法由硬件来实现，可采用固定的并行判优算法、平等的循环菊花链算法、动态优先级算法（如：最近最少用算法、先来先服务算法）等。,这种方法的优缺点：响应速度快，若是可编程的总线控制器，优先级设置灵活。,图7.3 独立请求方式,控制逻辑很复杂，控制线数量多。若n表示允许挂接的最大设备数，三种裁决方式所需裁决线分别为：2根、log2n根、2n根。,2分布式裁决方式（3种）,(1)自举分布式裁决 使用多个请求线，不需要中心裁决器，每个设备独立地决定自己是否是最高优先级请求者。（图7.4）,BR0为总线忙信号线，BRi为设备i的总线请求线。,图7.4 自举分布式裁决,一般优先级是固定的 总线裁决期间每个设备将有关请求线上的信号合成后取回分析，根据这些请求信号确定自己能否拥有总线控制权。,这种方案需要较多的连线用于请求信号，所以，许多总线用数据线DB作为总线请求线。,每个设备通过取回的合成信息能够检测出其他设备是否发出了总线请求。,NuBus是在MacintoshII 中的底板式总线，就采用该方案；SCSI总线也采用该方案。,(2)冲突检测分布式裁决 这种方案中，每个设备独立地请求总线，多个同时使用总线的设备会产生冲突，这时冲突被检测到，按照某种策略在冲突的各方选择一个设备。,当冲突发生时，两个设备都会停止传输，延迟一个随机时间后再重新使用总线。,这种方案一般用在网络通信总线上。,(3)并行竞争分布式裁决 需要使用总线的主控设备把自己的仲裁号发送到仲裁线上，每个设备根据并行竞争算法决定在一定时间以后占用总线还是撤销仲裁号。,图7.5 并行竞争分布式裁决,图7.5是总线中有根仲裁线AB0AB7例子,两个设备同时要求使用总线，仲裁号分别是00000101和00001010；最终留在仲裁线上的号为00001010。,表7.1 并行竞争裁决逻辑举例分析结果,并行竞争方式与自举分布式裁决算法比较，它可以用很少的裁决线挂接大量的设备。例如，假定是位仲裁号，自举分布式裁决只能表示8个优先级；这种方式可以表示256个优先级，仲裁号为255的设备优先级最高，而最低。Futurebus+总线标准使用这种裁决方案。,选择不同裁决方案的因素包括：总线在I/O设备的数量和总线长度的可扩充性方面如何？总线裁决应该多快？需要什么程度的公正性等。,7.2.3 定时方式,一个取得了总线控制权的设备如何控制总线进行总线操作呢？即如何来定义总线事务中的每一步何时开始、何时结束呢？这就是总线通信的定时问题。,总线通信的定时方式有四种：同步协议 异步协议 半同步协议 分离事务协议,1同步协议方式,如果一个总线是同步的，它的控制线中就有一个时钟信号线，挂接在总线上的所有设备都从这个公共的时钟线上获得定时信号。,一定频率的时钟信号线定义了等间隔的时间段，这个固定时间段为一个时钟周期，也称一个总线周期。,该时钟信号有一个固定的通信协议。,图7.6表示一个处理器-主存总线，执行存储器读操作,图7.6 同步通信协议（读操作）,同步总线有两个缺点：第一，在总线上的每个设备必须以同样的时钟速率进行工作；,这种类型的协议能够很容易地用一个有限状态机实现，是预先确定的，只涉及到非常少的逻辑，所以这种总线非常快，并且接口逻辑很少。,处理器-主存总线一般都是同步的，因为通信的设备靠得很近，而且数量又少。,第二，由于时钟偏移问题，同步总线如果要快的话就不能很长。,2.异步协议方式,为了协调在发送和接收者之间的数据传送，一个异步总线必须使用一种握手协议。,考虑一个设备请求从存储器中读一个字。假定存在以下三个控制线。,异步总线是非时钟定时,一个异步总线能够连接带宽范围很大的各种设备。总线能够加长而不用担心时钟偏移或同步问题。,握手协议由一系列步骤组成，在每一步中，只有当双方都同意时，发送者或接收者才会进入到下一步;协议是通过一组附加的控制线来实现的。,(1)ReadReq(读请求)：用于指示一个读请求，假定在送出该信号时,地址同时被放到地址线上；,(3)Ack（回答）：用于回答另一方送过来的ReadReq或Ready信号。,在一个I/O读事务中，该信号将由I/O设备驱动有效，因为是I/O设备提供数据。,在一个存储器读事务中，该信号将由存储器驱动有效，因为是存储器提供数据；,(2)Ready(数据就绪)：用于指示数据字已在数据线上准备好。,图7.7给出异步通信协议示意图；主设备从存储器中读一个字。,图7.7 异步通信协议,存储器接收到ReadReq信号后，就从地址线上读取地址信息，然后送出Ack信号，表示它已接受了读请求和地址信息。主设备收到Ack信号后，就释放ReadReq信号和地址线。存储器发现ReadReq信号被释放后，就跟着也降下Ack信号。,一次握手过程结束,当存储器完成数据的读出后，就将数据放到数据线上，并送出数据就绪信号Ready。主设备接收到存储器送出的Ready信号后，就从数据线上开始读，并送出回答信号Ack，告诉存储器数据已经被读。存储器接收到Ack信号后，就得知数据已被成功地读取。此时它就降下Ready信号，并释放数据线。主设备发现Ready线降下后，也就跟着降下回答信号Ack。又一次握手过程完成。在这个过程中完成了一次数据信息的交换,根据握手信号的相互作用方式，异步通信有非互锁、半互锁和全互锁三种可能的方式。（图7.8）,图7.8 异步通信的三种互锁方式,3.半同步协议方式,所有事件都由时钟定时，而信息的交换由就绪和应答等信号控制的通信方式称为半同步通信方式。,图7.9 半同步通信协议,半同步通信同时具有同步和异步通信的优点，既保持了“所有信号都由时钟定时”的同步总线的特点，又有“不同速度的设备共存”的异步总线的特点。,就绪和应答等信号都在时钟的上升沿有效，这样信号的有效时间仅限制在时钟到达的时刻，而不受其他时间的信号干扰。,4.分离事务协议方式 有多个总线主控设备在总线上存在时，增加有效总线带宽的另一个方法就是在总线事务执行过程中，如果不需要使用总线时立即释放总线，在其他设备获得总线进行数据传输的同时，原来释放总线的事务在做数据准备等非总线数据传输的操作。这种类型的协议被称为分离事务协议（Split transaction protocol）。,基本思想是将一个传输操作事务过程分成两个子过程,图7.10 分离事务通信协议,分离通信方式的优点：通过在不传送数据期间释放总线，使得其他申请者能使用总线，实现一个总线为多个主从设备间进行交叉并行式的信息传送。这样可改进整个系统的总有效带宽。,分离通信方式的不足:事务的分离使得完成一个事务的时间可能会增加,请求者的身份必须被传送并被从设备保存,从设备准备数据的过程相当复杂需要重叠多个事务时，效果更明显。,这种方式控制相当复杂，一般在大型计算机系统和高档微机系统中使用，普通微机系统中很少使用。,5.同步和异步的性能比较,同步总线通常比异步总线要快。因为异步通信需要进行握手，增加了开销。,举例：比较同步和异步总线的最大带宽。假定同步总线的时钟周期为50ns，每次总线传输花1个时钟周期，异步总线每次握手需要40ns，两种总线的数据都是32位宽，存储器的存储周期为200ns。要求求出从该存储器中读出一个字时两种总线的带宽。,同步总线具有50ns的总线周期，其所需的步骤和时间为：（1）发送地址和读命令到存储器：50ns（2）存储器读数据：200ns（3）传送数据到设备：50ns 总时间为300ns。最大总线带宽为4B/300ns，即：13.3MB/s。,异步总线所需的步骤和时间为：（图7.7）第步为40ns；第、步为Max(340ns，200ns)=200ns；第、步为3 40ns=120ns。总时间为360ns。故产生的最大带宽为4B/360ns=11.1MB/s。,同步总线仅比异步快大约20%。,包括可以连到总线上的设备的个数与总线的物理距离；异步总线能更好地适应技术的改变，并能支持更大范围内的 响应速度；尽管异步总线增加了开销，但I/O总线大都采用异步通信。,尽管同步总线可能更快一点，但是在同步和异步之间进行选择时，要考虑的不仅是数据带宽，而且要考虑I/O系统的能力。,“分离事务”协议方式，可按如下步骤进行：（1）总线主控设备向存储器发出信号，送出地址和请求类型。（2）当存储器回答完请求后，主控设备释放所有控制线。,（4）存储器向主控设备发出信号表示数据已经可用。（5）主控设备通过总线接收数据，并向存储器指示它已获取数据，所以存储系统可以从总线上撤消信息。,（3）存储器访问开始，总线被释放为空闲以便在存储器访问期间其他总线主控设备能使用总线。,7.2.4 总线事务类型,通常把在总线上一对设备之间的一次信息交换过程称为一个“总线事务”；把发出事务请求部件称为主控设备，也称请求代理；另一个部件称为从设备，也称响应代理。,Pentium Pro处理器总线的事务类型有以下11种。延迟回答：当一个响应代理需要花很长时间才能完成某个事务时，就通过发出该“延迟回答”事务以“分离事务”方式来处理该事务。中断响应：当处理器响应从8259中断控制器送来的中断请求而要去读中断向量时，处理器就发出该“中断响应”事务。特殊事务：当处理器要广播一条与某个内部事件（如：shutdown、halt等）有关的消息时，就产生该“特殊事务”。,分支跟踪消息：在指令执行过程中当一个转移目标的条件被满足时，处理器就生成该“分支跟踪消息”事务。它将送出转移指令的地址和转移到的目标指令的地址。,存储器读并无效：处理器产生该“存储器读并无效”事务，主要是为了对一个Cache行进行独占访问。存储器代码读：当处理器要从存储器中取指令时产生该“存储器代码读”事务。存储器数据读：当执行到某指令要从存储器中取数据时，产生该“存储器数据读”事务。,I/O读：当处理器执行IN或INS指令，要从某个I/O设备读取数据或状态时，处理器就发出该“I/O读”事务。I/O写：当处理器执行OUT或OUTS指令，要将数据或命令写到某个I/O设备上时，处理器就发出该“I/O写”事务。,存储器写（不可重试）：当处理器要写回一个更新的Cache行到存储器（淘汰）以便为一个新行腾出空间时，由处理器发出该事务。存储器写（可重试）：当处理器执行到某指令需写数据到存储器中去时，由处理器发出该事务。,Pentium Pro处理器每个总线事务包含五个操作阶段,1）请求阶段（地址阶段）2）检错阶段 3）侦听阶段 4）响应阶段 5）数据阶段,数据阶段：送数据到数据总线上，或从数据总线上取数据。,请求阶段：送出地址信息和事务类型信息、以及有关事务的其他信息。,检错阶段：对请求阶段送出的地址和请求信息所对应的奇偶校验信号进行检测。,侦听阶段：对请求阶段送出地址中所对应的数据检查其在各个Cache中的命中状态，确定以后阶段如何处理该事务。,响应阶段：根据请求的事务类型、检错和侦听结果，确定如何响应当前事务。返回的响应结果可以是重试事务、延迟事务、硬件错、无数据传送事务、回写（Writeback）事务或正常数据传送事务等。对于前四种情况，事务在响应阶段就可结束。,7.2.5 总线带宽,影响总线带宽的其他几个因素有：(1)数据总线宽度 增加数据总线的宽度可使总线一次传输更多数据位。,一个总线的带宽主要由总线定时方式所用的协议决定的。,(2)信号线是专用还是分时复用 将地址线和数据线单独设置可使写操作的性能更高，因为地址和数据可在同一个总线周期内传送出去。,(3)是否允许大数据块传送 允许总线以背靠背总线周期连续传送多个字而不发送地址信息或释放总线，可以减少传送一个大数据块所需的时间，提高总线带宽。这就是前面讲的串并结合的方式，也称突发数据传送方式。,提高上述三个方面总线性能需要 更多的总线条数、增加复杂性或当一个长数据块传送发生时会因为等待而增加响应时间。,快速总线访问和高带宽是相互矛盾的两种设计要求 为了得到总线操作快速响应时间，必须通过简化通信路径来使一次总线访问的时间降到最小；为了获得较高的数据速率，又必须使总线带宽最大化，总线带宽可以通过使用更多的缓冲和通过传送较大的数据块两种方式来提高，它们都会增加完成总线操作的时延。,要求支持大范围内具有不同等待时间和数据传输率的设备的需求也使总线设计面临挑战。,73 总线接口单元,总线上的信号必须与连到总线上的各部件所产生的信号相协调，起协调作用的控制逻辑就是总线接口，,CPU、存储器、I/O模块中都有与系统总线或其他I/O总线的接口。,它是挂接在总线上的部件与总线之间的连接界面；,总线接口单元的基本功能是：(1)定时和通信：在同步通信方式下，提供或接收时钟信号，在时钟信号的控制下驱动或采样相应的信号线。在异步方式下，按照握手协议对相应的信号线进行驱动、复位或采样。,(2)总线请求和仲裁：根据需要发出总线请求信号。有些部件的总线接口具有集中方式下的总线控制器，此时还要进行总线裁决。对于分布式裁决，每个总线接口都要参与裁决过程。,(3)控制操作：提供命令译码等控制逻辑，以根据总线传送过来的命令启动总线部件进行相应的操作。,(4)提供数据缓冲：当总线连接的部件之间有速度差异时，可以在接口中设置一些数据缓冲寄存器，利用这些寄存器使不同速度的部件得到匹配。,(5)数据格式转换：当总线连接的部件之间数据格式不同时，可以通过接口进行数据格式转换。例如，串 并转换、8位 32位转换等。,(6)记录状态信息：有些接口还必须能够记录接口本身以及它所挂接的设备的状态。例如接口中数据缓冲的使用情况等。,(7)数据传送控制：有些接口还要对数据传送过程进行控制，例如，对传输过程中的字计数器进行更新。,(8)中断请求和响应：根据需要发出中断请求信号或接收中断请求并给出响应信号。例如，在外设的总线接口中，当外设需要向处理器请求某种服务时，它通过总线接口向CPU发中断请求信号。而处理器的总线接口则接收中断请求信号，并给出中断回答信号。,根据总线的数据传输方式，总线接口单元分为串行总线接口和并行总线接口两类。,74 总线标准,主板上的“处理器-主存”总线经常是特定的专用总线，而用于连接各种I/O模块的I/O总线和底板式总线（通常是标准总线）可在不同的计算机中互用。,计算机工业界已经开发出了各种总线标准,使机器的扩充和新设备的连接更加方便,为计算机制造商和外围设备制造商提供了一种规范,按照同样的标准和规范生产各种不同功能的芯片、模块和整机,这样可使芯片级、模块级、设备级等各级别的产品都具有兼容性和互换性,使整个计算机系统的可维护性和可扩充性得到充分保证,总线标准的形成有多种途径,第一种途径是由流行而自然形成的标准。有些机器如此流行以致于它们的I/O总线最终变成了事实上的标准。例如：IBMPC-AT总线。,第二个途径是为了解决共性问题而提出一种标准，这种情况下，标准往往会由一个小组来制定。SCSI总线和Ethernet就是由多个制造商合作提出的标准总线的例子。,第三种途径是通过标准化组织制定的。象ANSI或IEEE等组织会提出一些总线标准。PCI总线标准就是由Intel发起、后来由一个工业委员会发展起来的。,现在的标准总线规范越来越复杂,通常包含信号分类、数据宽度、地址空间、传输速率、总线仲裁、握手协议、总线定时、事务类型等内容。,7.4.1 ISA总线,ISA（Industrial Standard Architecture）总线是IBM公司1984年为推出PC/AT机而建立的系统总线标准。所以也叫AT总线。,ISA总线的主要特点：（1）能支持64K I/O地址空间、16M主存地址空间的寻址，可进行位或16位数据访问，支持15级硬中断、级DMA通道。,（3）支持种总线事务类型：存储器读、存储器写、I/O读、I/O写、中断响应、DMA响应、存储器刷新、总线仲裁。,（2）是一种简单的多主控总线。除了CPU外，DMA控制器、DRAM刷新控制器和带处理器的智能接口控制卡都可成为总线主控设备。,7.4.2 EISA总线,（5）使用独立于CPU的总线时钟，因此CPU可以采用比总线频率更高的时钟。它的时钟频率为MHz；最大数据传输率为16MB/s。,（4）具有分立的数据线和地址线。,（6）ISA总线共有98根信号线，在原PC/XT总线的62根线的基础上扩充了36根线，与原PC/XT总线完全兼容。,它从CPU中分离出了总线控制权，是一种具有智能化的总线，支持多总线主控和突发传输方式。,EISA(Extended Industrial Standerd Architecture)总线是一种在ISA总线基础上扩充的开放总线标准。,（1）EISA总线的时钟频率为8.33MHz。,EISA总线的主要特点：,（6）CPU或DMA控制器等这些主控设备能够对4G范围的主存地址空间进行访问。,（5）地址线的宽度为32位，所以寻址能力达232。,（4）数据线宽度为32位，具有8位、16位、32位数据传输能力，所以最大数据传输率为33MB/s。,（3）具有分立的数据线和地址线。,（2）EISA总线共有198根信号线，在原ISA总线的98根线的基础上扩充了100根线，与原ISA总线完全兼容。,7.4.3 VL总线（VESA总线）,VL（VESA Local Bus）总线是VESA（Video Electronic Standard Association视频电子标准协会）与60余家公司联合推出的一种通用的全开放局部总线标准，也叫VESA总线。,它的推出为微机系统总线结构的革新奠定了基础；有效解决总线传输速率这一瓶颈问题。在此之前，PC系列机一直采用单一慢速的系统总线体系结构。,VL总线作为一种局部总线，它不是一个单独使用的总线体系结构，而是对ISA、EISA等系统I/O总线的补充，它需要和其他总线共存于一个系统中，形成ISA/VL或EISA/VL等总线体系结构。,VESA总线的主要特点：,（1）VL总线的主要设计目标是支持CPU直接与高速视频控制器挂接；,（2）其他外设如硬盘控制器、LAN控制卡以及其他高速接口所连的外设，也可使用VL总线；,（3）它直接采用CPU的时钟，最高主频可达66MHz（实际上受制于VL总线扩充槽的性能，不能超过40MHz），一般为33MHz；,（4）数据总线的宽度为32位，可扩展到64位；,（5）当使用双倍时钟的CPU（如386类CPU）时，必须将CPU时钟分频才能驱动VL总线时钟。因此最大数据传输率为132MB/s；,（6）VL总线扩充槽是一种标准的16位微通道型扩充槽。,图7.11 VL总线物理布局,7.4.4 PCI总线,PCI（Peripheral Component Interconnect）总线是继VL总线之后推出的又一种高性能的32位局部总线。,PCI规范是公开的，它受到许多微处理器和外围设备生产商的支持，因此不同厂家生产的PCI产品是相互兼容的。,PCI是一种高带宽、独立于处理器的总线。主要用于高速外设的I/O接口和主机相连；如：图形显示适配器、网络接口控制卡、磁盘控制器等。,PCI总线的主要特点：,（3）它比VL总线的速度更快。第一，它支持无限突发传输方式；而VL 仅支持有限的突发数据传送，所以VL总线速度不如PCI总线。第二，PCI总线支持并发工作，即挂接在PCI总线上的外设能与CPU并发工作。,（1）它与CPU的时钟频率无关，采用自身33MHz的总线频率，,（2）数据线宽度为32位，可扩充到64位；所以数据传输率可达132MB/s264 MB/s。,（4）一个或多个PCI总线通过PCI桥（PCI控制器）和处理器总线相连；而处理器总线只连接处理器/Cache、主存储器和PCI桥。,（5）PCI桥的使用使PCI总线独立于处理器，并且PCI桥提供了数据缓冲功能。,（6）高速的PCI总线和低速的E(ISA)总线之间通过PCI桥相连接，使得系统中的高速设备挂接在PCI总线上，而低速设备仍然通过ISA、EISA等这些低速I/O总线支持。,（7）可以有多个PCI总线，PCI总线之间也是用相应的PCI桥连接。,PCI总线支持广泛的基于微处理器的配置,PCI总线可以用在单处理器系统中，也可用于多处理器系统中。图7.12(a)和7.12(b)分别给出了在一个单处理器系统和多处理器系统中使用PCI总线的典型例子。,图7.12(a)型典的单处理器系统,图7.12(b)典型的多处理器系统,PCI总线的信号线,系统信号CLK in(1)定时用的时钟信号，在时钟信号的上升沿每个设备对相应的输入信号进行采样。其最大时钟频率为33MHz。RST#in(1)复位信号。使总线上的所有PCI专用的寄存器、定序器和信号转为初始化状态。,地址和数据信号A/D310 t/s(32)复用的地址和数据线。C/BE30#t/s(4)复用的总线命令线和字节允许线。地址阶段表示总线命令；数据阶段表示数据线上4个字节中对应的那个字节是否有效。PAR t/s(1)32根A/D线和4根C/BE线的偶校验信号线。地址阶段和写数据阶段由主设备驱动PAR信号线；在读数据阶段则由目标设备驱动PAR信号线。,接口控制信号FRAME#s/t/s(1)由主设备驱动，表示一次总线传输已开始并在持续进行中。在总线传输的开始（即：地址阶段之初）使该信号有效，而在进行总线传输的最后一个数据交换之前撤消该信号。IRDY#s/t/s(1)发送端就绪信号，由主设备驱动。读操作中表示主设备准备好接受数据；写操作中表示主设备已把有效数据放到A/D线上。TRDY#s/t/s(1)接受端就绪信号，由从设备驱动。写操作中表示从设备准备好接受数据；读操作中表示从设备已把有效数据放到A/D线上。STOP#s/t/s(1)由从设备驱动。表示希望主设备停止当前的总线传输操作。LOCK#s/t/s(1)表示正在进行的总线操作不可被打断。即锁定总线。,IDSEL in(1)设备选择初始化信号。在配置读和配置写事务中用作片选信号。DELSEL#in(1)设备选择信号。如果某个目标识别出地址线上给定的是自己的地址的话，那么该设备就使这根线有效。主控设备接受到该信号后就知道已由设备被选中。,仲裁线REQ#t/s(1)总线请求线。由需要申请总线使用权的主控设备发出。这是一根与设备有关的点对点信号线。GNT#t/s(1)总线允许线。接受到该信号的设备将获得总线使用权。这也是一根与设备有关的点对点信号线。,错误报告信号PERR#s/t/s(1)奇偶校验错。表示一个目标在写数据阶段或一个主控设备在读数据阶段检测到一个奇偶校验错。SERR#0/d(1)系统错误。可由任何一个设备发出。用以报告地址校验错或除校验错以外的其他严重错误。,PCI命令；通过分时复用的总线命令/字节允许信号线C/BE发出总线命令；,中断响应：它是一条读取中断向量的命令。用于对PCI总线上的中断控制器提出的中断请求进行响应。在该事务的地址周期地址线不起作用。而在数据周期，则从中断控制器读取一个中断向量，此时C/BE信号线用于表示读取的中断向量的长度。,特殊周期：用于一个总线主控设备向一个或多个目标广播一条消息。,I/O读和I/O写：I/O读写命令，用于在事务发起者和一个I/O控制器之间进行数据传送。,双地址周期：由一个事务发起者用来表明它将使用64位地址来寻址。,存储器读：突发传送半个或不到一个Cache行（支持Cache的内存）突发传送两个数据周期或更少（不支持Cache的内存）,存储器写、存储器写并无效：用于总线主控设备向存储器写数据，它们将占用一个或多个数据周期。其中存储器写并无效命令用于回写一个Cache行到存储器，所以它必须保证至少有一个Cache行被写回。,配置读、配置写：用于一个总线主控设备对连接到PCI总线上的设备中的配置参数进行读或更新。每个PCI设备都有一个寄存器组（最多可有256个寄存器），这个寄存器用于系统初始化时对本设备进行配置。,存储器行读：突发传送半个以上到3个Cache行（支持Cache的内存）突发传送3个到12个数据周期（不支持Cache的内存）,存储器多行读：突发传送3个以上Cache行（支持Cache的内存）突发传送12个以上数据周期（不支持Cache的内存）,数据传送过程,PCI总线上的数据传送由一个地址周期和一个或多个数据周期组成。,图7.13显示了一个读操作的时序。写操作的过程与读操作类似。,所有事件在时钟下降沿同步，即在时钟周期的中间；总线设备在一个时钟周期开始的上升沿采样总线信号。,图7.13 PCI读操作过程,总线裁决,PCI采用独立请求式的集中总线裁决方式。每个总线主设备都有两个独立的请求线REQ和允许线GNT。,PCI总线规范没有规定具体的仲裁算法。总线仲裁器可以使用静态的固定优先级法、循环优先级法或先来先服务法等仲裁算法。,PCI必须为它的每个总线事务进行仲裁。,PCI可以在总线进行数据传送的时候进行总线仲裁，所以仲裁不会浪费总线周期。这种方式称为隐式仲裁。,图7.14给出两个设备A和B在PCI上进行总线仲裁时序,图7.14 PCI总线裁决作过程,7.4.5 SCSI总线,SCSI（Small Computer System Interface小型计算机系统接口）总线从1984年开始广泛用在Macintosh机上，目前已非常普遍地用在了IBM PC兼容系统和许多工作站上。,SCSI总线主要用于光驱、音频设备、扫描仪、打印机、以及象硬盘驱动器这样的大容量存储设备等的连接。,是一种直接连接外设的并行I/O总线，挂接在SCSI总线上的设备以菊花链的方式相连。每个SCSI设备有两个连接器，一个用于输入，一个用于输出。,若干设备连接在一起，一端用一个终结器连接，另一端通过一块SCSI卡连到主机上。,图7.15 SCSI设备的配置,SCSI设备的配置（图7.15）,SCSI总线事务中经历的阶段有：总线空闲阶段：表示没有设备使用总线，总线可用。仲裁阶段：用来使一个设备获得总线使用权。,命令阶段：传送命令信息。使目标设备从请求方得到命令。数据阶段：目标设备请求数据传送。在该阶段可以进行数据输入（目标方到请求方）或数据输出(请求方到目标方)操作。状态阶段：目标设备向请求方发送状态信息。,选择阶段：用来让一个请求方选择一个目标设备来执行某个功能。重新选择阶段：允许目标设备重新连接请求方，以恢复原先由请求方启动而被目标挂起