计算机组成原理(第4章).ppt

第4章 存储系统,本章学习导读：（1）主存储器的组成与结构。（2）存储系统的三层结构：Cache主存和辅存。（3）Cache的工作原理、调度算法和一致性问题。（4）虚拟存储器的工作原理。（5）辅存（磁表面存储器、光盘）的存储原理与读/写过程。,存储器是计算机系统的重要组成部分，用它来存放程序和数据。,存储系统由存放程序和数据的各类存储设备及有关的软件所构成。,有了存储器，计算机就具有记忆能力，因而能自动地进行操作。,4.1 存储器概述 4.1.1 存储器的主要性能指标,评价存储器特性的主要标准是大容量、高速度和低价格。,存储器的容量指它能存放的二进制位数或字（字节）数；,存储器的速度可用访问时间、存储周期或频宽来描述。,TW是将一个字写入存储器所需的时间。,访问时间一般用读出时间TA及写入时间TW来描述。,TA是从存储器接到读命令以后至信息被送到数据总线上所需的时间。,存取周期是存储器进行一次完整的读写操作所需要的全部时间；存储器进行连续读写操作所允许的最短间隔时间。,存取周期用TM表示，它直接关系到计算机的运算速度。一般有 TM TA、TM TW，TM的单位常采用微秒或毫微秒。,存储器的频宽B表示存储器被连续访问时，可以提供的数据传送速率；常用每秒钟传送信息的位数（或字节数）来衡量。,存储器的价格可用总价格C或每位价格c来表示，若存储器按位计算的容量为S；则:c=C/S,4.1.2 存储器分类,1.按存储元件分类,存储元件必须具有两个截然不同的物理状态，才能被用来表示二进制代码“0和1”。,半导体存储器,磁性材料存储器,光介质存储器,2.按存取方式分类,(1)顺序存取存储器（SAM）这类存储器的特点是信息顺序存放或读出，其存取时间取决于信息存放位置。,它不按字单元编址，而以记录块为单位编址。,磁带存储器就是一种顺序存储器，它的最大优点是存储容量大，缺点则是存取速度慢。,(2)随机存取存储器（RAM）这类存储器的特点是CPU或I/O设备在任一时刻都可按地址访问其任一个存储单元，而且访问时间与地址无关，都是一个存取周期。半导体存储器一般属于这类存储器。,(3)直接存取存储器（DAM）此类存储器的存取方式介于RAM和SAM之间，先选取需要存取信息所在的区域，然后用顺序方式存取。磁盘就是先寻找信息所在的扇区，然后再顺序存取信息，此类存储器的容量也比较大，速度则介于SAM和RAM之中，主要用作辅存。,(4)只读存储器（ROM）在正常读写操作下，这类存储器的内容只能读出而不能写入。,有的ROM位于主存中特定区域（如IBM-PC机中ROM BIOS）其访问方式和RAM一样按地址访问；,也有的ROM用作辅存，采用顺序访问方式，例如CDROM。,3.按存储器在计算机中的功能分类,(1)高速缓冲存储器（Cache）目前由双极型半导体组成，构成计算机系统中的一个高速小容量存储器。其存取速度能接近CPU的工作速度，用来临时存放指令和数据。,(2)主存储器 主存储器是计算机系统中的重要部件，用来存放计算机运行时的大量程序和数据，主存储器目前一般用MOS半导体存储器构成。,(3)辅助存储器 辅助存储器又称外存储器。,CPU能够直接访问的存储器称内存储器，高速缓存和主存都是内存储器。,外存储器的特点是容量大，所以可存放大量的程序和数据。,外存储器的内容需要调入主存后才能被CPU访问。,外存储器主要由磁表面存储器组成，光存储器应用已很广泛，渐渐成为一种重要的辅助存储器。,4.1.3 存储器结构,1.存储系统的层次结构,存储系统的层次结构就是把各种不同容量和不同存取速度的存储器按一定的结构有机地组织在一起；程序和数据按不同的层次存放在各级存储器中，而整个存储系统具有较好的速度、容量和价格等方面的综合性能指标。,由二类存储器构成的存储系统层次结构,(1)“高速缓存主存”层次,这个层次主要解决存储器的速度问题。,在CPU与主存之间再增设一级存储器，称高速缓冲存储器（Cache）。,CPU访问内存时，将地址码同时送到Cache和主存，若在Cache中找到相应内容，称访问“命中”，信息就从Cache中读取；否则CPU就以较慢的速度从主存中读取（称访问“不命中”）。此时一般要进行Cache和主存的信息交换。,Cache是一种采用和CPU工艺相类似的半导体器件构成的存储装置，其速度可与CPU相匹配，但容量较小，只能存放一小段程序和数据。,(2)“主存辅存”层次,这个层次主要解决存储器的容量问题。,具有“主存辅存”层次的存储系统是一个既具有主存的存取速度又具有辅存的大容量低成本特点的一个存储器总体。,把正在被CPU使用的“活动”的程序和数据放在主存中，其余信息则存放在容量大、但速度较慢的辅存中。,2.多体交叉存取,把主存分为若干容量相同、能独立地由CPU进行存取的存储体。,在不提高各存储体存取速度的前提下，通过CPU与各存储体的并行交叉存取操作，提高整个主存储器的频宽。,设有m个体，地址为 0，m，km 的存储单元位于0号存储体中；地址为 1，m+1，km+1 的存储单元位于1号存储体中；地址为m-1，2m-1，(k+1)m-1 的存储单元位于m-1号存储体中。,CPU访问M0 M3的时间安排,尽管每个存储体的存储周期为TM，但CPU每隔1/4TM就可以读出或写入一个数据。,.2 半导体读写存储器,半导体RAM,双极型RAM,MOS型RAM,静态RAM,动态RAM,4.2.1 基本存储单元,存储单元是存储器的最基本的存储元件，它可用来存储一位二进制信息。,1.六管静态存储单元,(1)信息的保持 字选线W加低电位，T3与T4截止，触发器与外界隔离，保持原有信息不变。,(2)读出 字线上加高电位，T3与T4开启；若原存“1”，使读出电路产生“读1”信号。,(3)写入 字线上加高电位，T3与T4开启；若要写1，在DS0线上加低电位。,若要写0，在DS1线上加低电位，使A点电位下降，T2管 截止，B点电位上升，T1管导通，完成写“0”。,2.动态MOS存储单元,动态RAM利用MOS管的栅极电容来保存信息，在“信息保持”状态下，存储单元中没有电流流动，因而大大降低了功耗。,(1)MOs管栅极电容保存信息的原理,在=+E时，CS的充电电压反映了VI的输入状态（反相），这就是信息的写入过程。,实际上T3的输入阻抗不可能为理想的无穷大，CS上的电荷会缓慢泄放；,当变为0V，T1T4均不导通，T3的输入阻抗可视为无穷大，CS所充电荷就不会泄放，保持原有电平。,假定在t=tR时VS会下降到“1”电平的临界值V1以下，从而使保存的信息丢失；,通过计算可得出信息保存时间tR约为2ms3.3ms。,(2)四管动态RAM单元,信息保持：行选信号无效时，T3、T4，T1、T2均不导通；信息存在T1和T2管的栅电容CS1和CS2上。假定CS2上充有电荷，CS1未充电的状态为“存1”状态。,读操作：,预充电：发+0脉冲，,令行选择线有效，T3和T4导通。,DS1保持高电平，DS1和DS2的电位差使I/O电路产生读“1”信号。,以上过程读出是非破坏性的。,若写“0”，则在DS1线上加低电位，DS2线上加高电位。,写操作：,先后送+0和行选择脉冲；,若要写“1”，在DS1上加高电位，在DS2上加低电位。,读出:若原存“1”，则CS上电荷通过T管向数据线泄放，形成读“1”信号。,写入：要写1，在数据线上加高电位，经T管对CS充电。,刷新(Refresh)操作：定时给栅容补充充电，这一过程称为“刷新”。,(3)单管动态RAM电路,4.2.2 半导体RAM芯片,1.静态MOS存储器芯片,存储体,读写电路,地址译码,控制电路,(1)芯片组成：,存储体（存储矩阵）存储体是存储单元的集合。在容量较大的存储器中往往把各个字的同一位组织在一个集成片中；,4096个存储单元排成64*64的矩阵。由X选择线（行选择线）和Y选择线（列选择线）来选择所需用的单元。,图4.8中的芯片是4096*1位，由这样的8个芯片可组成4096字节的存储器。,两种地址译码方式：一种是单译码方式，适用于小容量存储器；,地址译码器 地址译码器把用二进制表示的地址转换为译码输入线上的高电位，以便驱动相应的读写电路。,地址译码器只有一个，其输出叫字选线，选择某个字的所有位。,地址输入线n=4，经地址译码器译码后，产生16个字选线，分别对应16个地址。,另一种是双译码方式，适用于容量较大的存储器。,地址译码器分为X和Y两个译码器。每一个译码器有n/2个输入端，可以译出2 n/2个状态，两译码器交叉译码的结果，可产生2 n/2 2 n/2 个输出状态。,图4.9是采用双译码结构的40961的存储单元矩阵；对4096个单元选址，需要12根地址线：A0A11。,驱动器 一条X方向的选择线要控制在其上的各个存储单元的字选线，负载较大，要在译码器输出后加驱动器。,I/O控制 它处于数据总线和被选用的单元之间，用以控制被选中的单元读出或写入，并具有放大信息的作用。,片选控制 将一定数量的芯片按一定方式连接成一个完整的存储器；芯片外的地址译码器产生片选控制信号，选中要访问的存储字所在的芯片。,读/写控制 根据CPU给出的信号是读命令还是写命令，控制被选中存储单元的读写。,(2)静态MOS存储器芯片实例(62256 SRAM),62256 SRAM芯片引脚,地址引脚：A0A14 数据引脚：I/O0I/O7 片选：CE低有效,该芯片容量为32K8,读/写控制：WE，低电平时为写入控制；高电平时为读出控制。,位扩展 用若干片位数较少的存储器芯片构成具有给定字长的存储器，而存储器的字数与芯片上的字数相同。,(3)存储容量的扩展,用8片 40961位的芯片构成4K字节的存储器；如图4.11所示。,字扩展 字扩展是容量的扩充，位数不变。,用4组 16K8的存储器构成 64K8的存储器(图4.12)。,(4)静态RAM芯片与CPU连接,要考虑和解决的几个问题：,CPU的负载能力：当存储芯片较多时，在CPU与存储芯片之间，要增加必要的缓冲和驱动电路。,速度匹配问题：存储器与CPU的速度相比，还是有很大差距；,多片存储芯片的选通：增加外部译码电路，产生片选信号；,读/写控制信号：CPU的读/写控制信号不一定与存储芯片引脚定义的控制信号相符，所以有时要增加某些附加线路来实现正确的控制。,(5)静态存储芯片的读/写周期,要保证正确地读/写，必须注意CPU时序与存储器读/写周期的配合。,2.动态RAM芯片,(1)芯片举例(图4.14)绝大多数产品都采用一位输入输出，如：256K1、1M1、4M1等。,而且它的行地址和列地址通过相同的管脚分先后两次输入，这样地址引脚数可减少一半。,当RAS低电平时输入行地址，CAS低电平时输入列地址。,(2)动态RAM芯片的读写和再生(刷新)时序,读周期：(如图4.15（a）)实现读操作，各信号的时间关系应符合下面的要求。,行地址必须在RAS信号有效之前送到芯片的地址输入端。,CAS信号应滞后RAS一段时间，并滞后于列地址送到芯片地址输入端的时间。,RAS、CAS应有足够的宽度。,WE信号为高，并在CAS有效之前建立。,写周期:(图4.15（b）)RAS与CAS之间的关系，以及它们与地址信息之间的关系和读周期相同。,WE信号为低，并在CAS信号有效之前建立。,写数据必须在CAS有效之前出现在Din端。,刷新：(图4.15(c)动态RAM的存储阵列中所有的存储电容必须周期地重新充电，这一过程称“刷新”。,“刷新”可以采用“读出”的方法进行。,只送RAS信号的一种“刷新”方法,芯片中一行的所有元素被选中并进行“读出”操作。根据读出内容对各单元进行“重写”；即完成补充充电。,由于没有列地址和CAS信号，各单元的数据读写彼此隔离，并且不会送到读出电路。,对256*256的存储体，256次刷新操作可刷新整个存储体。也可分为4个128*128并行连接，只需128次刷新。,由存储芯片外部的DRAM控制电路发出RAS信号，并使CAS保持高电平。RAS信号送到所有芯片，使各芯片同时完成一行元素的刷新。,DRAM控制电路还向所有芯片提供刷新时的行地址。每产生一行，这个地址自动加一，如此周而复始。,(3)刷新方式,一次刷新的时间间隔称刷新周期，一般为2ms；,常用的刷新方式有四种：集中式刷新、分散式刷新、异步刷新和透明刷新。,集中式刷新(图4.16(a)整个刷新间隔内，前一段时间用于正常的读/写操作。而在后一段时间停止读/写操作，逐行进行刷新。,将128128存储器刷新一遍，设读写周期为0.5s，刷新间隔为2ms；前3072个读写周期用来进行正常的读/写操作，而后128个读写周期用来进行刷新操作。,该方式会出现读/写操作死区,分散式刷新(图4.16(b),一个存储周期的时间分为两段，前一段时间tM用于正常的读/写操作，后一段时间tR用于刷新操作。,假定读/写操作和刷新操作的时间都为0.5s，则一个存储周期为1s。在2ms时间内进行2000次刷新操作，只能进行2000次读/写操作。,异步刷新 上述两种方式结合起来构成异步刷新。,以128行为例，在2ms时间内必须轮流对每一行刷新一次，即每隔15.5s刷新一行。,前15s可以进行CPU的读/写操作，而最后0.5s完成刷新操作。目前用得较多。,有单独的刷新控制器，刷新由单独的时钟、行计数与译码独立完成；高档微机中大部分采用这种方式。,透明刷新（或称稳含式刷新）CPU在取指周期后的译码时间内，插入刷新操作。,(4)DRAM控制器,(5)新型DRAM芯片,DRAM具有存储密度大、功耗小、成本低等优点，由于它需要定时刷新，对其工作速度有较大影响。,EDRAM（Enhanced DRAM)(图4.18)EDRAM 在动态芯片上集成了一个小容量SRAM缓冲器，可以存放前一次读出的一整行元素内容，共2048位（512个4位组）。,刷新可以和读写并行操作，使芯片不能读写的时间减至最低程度。此外，从SRAM缓冲器读出数据的通路与写入数据的通路各自独立。,SDRAM（Syncnronous DRAM）传统DRAM与处理机之间采用异步方式交换数据。,SDRAM的读写和处理机一样受系统时钟控制，将处理机或其它主设备发出的地址和控制信息锁存起来，经一定数量的时钟周期后，给出响应。,SDRAM采用成组传送的工作方式，对顺序访问那些与第一次访问的信息在同一行（ROW）的数据时特别有用。,SDRAM内部采用双存储体结构，极大地改善了片内存取的并行性；设有SDRAM的工作方式寄存器。,.3 半导体只读存储器,根据只读存储器的工艺，可分为：ROM PROM EPROM EEPROM（E2PROM）,4.3.1 掩膜只读存储器（masked ROM）,掩膜ROM存储的信息由生产厂家在掩膜工艺过程中“写入”，用户不能修改。,掩膜ROM也有双极型和MOS型两种,双极型ROM(图4.20),译码器向某字选线送出“选中”（高）电位时，被选中的字的各位同时向各自的位线送“读出”结果。,结果为“0”或“1”，取决于该位的三极管发射极是否与相应的位线连通，连通则读出“1”，反之读出“0”。,MOS型 ROM(图4.21),存储矩阵可采用单译码结构，也可采用双译码结构。,工作原理与双极型相仿。,4.3.2 可编程ROM（PROM）,这类ROM允许用户用特定的编程器向ROM中写入数据，写入后，不能修改。,有P-N结破坏型和熔丝烧断型两种,写入时，字线加电压E。若写“1”，则位线D加负压，将反向偏置的二极管击穿；若写“0”，位线上不加负压，PN结不烧穿。,1.PN结破坏型PROM(图4.22),写入时，在字线和位线向加高电压，使熔丝烧断，烧断存0，不烧断存1。,2.熔丝烧断型(图4.23),可擦除和编程的ROM（EPROM）,采用浮栅雪崩注入MOS存储器FAMOS（floating gate avalanche injection mos）。,1.FAMOS EPROM的写入,漏极上加正高压（2030V），浮动栅上带有足够多的正电荷，电位可达+10V左右，好象浮动栅上接有10V电源一样，使FAMOS管处于导通状态。,写入完毕后，撤消D极上的高压，由于Sio2层的绝缘性很好（10141015），注入浮栅的电荷无泻放回路而保留在浮栅上。,2FAMOS型EPROM的读出,若TD（FAMOS）管栅极带有正电荷，读出“0”。若TD栅极不带电荷，读出“1”。,3.FAMOS芯片中信息的抹除,用紫外线或X射线照射，使能量大的光子与浮栅上的电荷发生能量交换和转移，使空穴获得足够大的能量，通过Sio2层返回衬底，浮栅不再带电。,把EPROM芯片上的石英窗口对着紫外线灯，距离3cm远，照射820分钟，可抹除芯片上全部信息。,EPROM芯片27256（32K8）,4.3.4 电擦除电改写只读存储器（EEPROM）,电擦除电改写只读存储器又叫EEPROM或E2PROM（Electrically Erasable and Programmable Rom）。,在读数据的方式上与EPROM完全一样，优点是可以用电来擦除和重编程。,E2PROM在每次写入操作时执行一个自动擦除，因此比RAM的写操作慢的多。E2ROM可进行10000次擦除，在不受干扰时，存放的数据至少可维持10年。,4.4 高速缓冲存储器 4.4.1 工作原理,设置高速缓存(Cache)是为了解决CPU和主存之间的速度匹配问题,高档微机中为获得更高的效率，不仅设置了独立的指令Cache和数据Cache，还设置二级或三级 Cache。,高速缓存通常由双极型半导体存储器或SRAM组成。,地址映象以及和主存数据交换机构全由硬件实现，并对程序员透明。,访问Cache的时间一般为访问主存时间的1/41/10；Cache存储器已在大、中、小及微型机上普通采用。,主存和Cache均是模块化的（以页为单位），并且两者之间交换数据以页为单位进行。,Cache的基本结构和工作原理(图4.27),主存内容在写入Cache过程中，如果Cache已满，要按某种替换策略将Cache中一页调出写回主存。这种替换算法可以是最近最少使用算法（LRU）或其它算法，这由相应的管理逻辑来实现。,CPU访存地址送到Cache，经相联存储映象表的地址映射变换，要访问的内容在Cache中，则称为“命中”，CPU要访问的内容不在Cache中，“不命中”或称“失靶”，则CPU送来地址直接到主存中读取数据。,访存地址是同时送到Cache和主存中的。如果访问“未命中”，除了本次访问对主存进行存取外，主存和Cache之间还要通过多字宽通路交换数据。,地址变换、替换等步骤必须全部由硬件来完成。,4.4.2 映射方式,假定主存空间被分为2m个页（页号为0、1、2.2m-1）,每页大小为2b个字节。,Cache空间的分配以及数据交换都以页为单位进行。,Cache存储空间分为2c页，每页也是2b个字（当然mc）。,映象函数,为了便于根据CPU送来的地址信息到Cache中去读取数据，必须有某种函数把主存地址映象成Cache地址。实现这种映象的函数叫映象函数。,选取何种映象方法，取决于在给定地址映象和变换的硬件条件下，能否达到高速度，以及能否使块冲突的概率小。,常用的地址映象方式,有直接映象、全相联映象和组相联映象。,块冲突：要调一个主存块到Cache中，而该主存块要进入的Cache块已被其它主存块占据。,1.直接映象法,主存和Cache页号的对应关系(图4.28),主存的页以2c为模映象到Cache的固定位置上。由映象函数还可以看出，主存页号的低C位（即jmod 2c）正好是它要装入的Cache的页号。,直接映象函数为i=jmod 2c，其中i是Cache页号，j是主存页号。,否则“不命中”（或失靶），CPU直接从主存读出。,直接映象的优点是实现简单，其缺点是不够灵活。,主存和Cache的读出,CPU访问时，首先根据访存地址中的C位(页号)，直接查出该主存对应的Cache页号。,找到对应的Cache页后，检查它的标记和主存的高t位是否一致。若一致，访问“命中”，再根据页内地址(b位)，从Cache中读数据。,出现Cache中还有很多空页，也必须对指定的Cache页进行替换。,2.全相联映象法,对应关系（图4.30）主存中任一页可装入Cache内任一页的位置。,采用存放于相联存储器中的目录表来实现地址映象；以加快“主存Cache”地址变换速度。,相联表中无相同的页号，表示主存页未装入Cache，失靶，去主存读。,主存Cache地址变换过程（图4.31）,让主存页号与目录表中各项的页号作相联比较；如有相同的，则将对应行的Cache页号取出，拼接上页内地址就形成了Cache地址。,优点是块冲突概率最低；但查表速度难以提高。几乎没有单纯采用全相联映象法。,3.组相联映象法,组相联映象法的映象规则 将Cache空间分成组，每组2s页（称为2s路相联），Cache有2q组。,全相联映象法和直接映象法结合起来，就产生了组相联映象法。,主存分成2m个区，每区共有2q页。主存某区的页允许映射到固定组内的任意页。,主存地址构成（图4.32）：,图中，q=7，则Cache有128组；s=1，每组2页(称为2路相联)，每页32字节，Cache容量共为8KB。,主存地址32位，m=20，最大可分成220个区；每区128(2q)页，每页32个字节。,主存Cache地址变换过程 访问存储器时，根据CPU给出地址的中间7位去Cache中选择某一组。逐一与CPU给出地址中的标记(20位)送比较器进行比较。,若有一致者，则“命中”，再根据字地址从Cache 中读出内容；若无一致者，则“失靶”，则根据CPU 地址去主存中读出。,在组相联映象法中，某区的第i页可以调入i组中的任意一页。比直接映象法灵活。,组相联映象法在各组间用直接映象，组内各页则是全相联映象。,S的选取决定了页冲突的概率和地址映象的复杂性。S字段越大，则Cache页冲突越低，而相联映象表也越大。,4.4.3 替换算法,常用的方法有FIFO，及LRU法，且常用命中率（Hit Ratio）来衡量Cache存储器的效果指标。,访存时出现Cache页失靶，需要将主存页按所采用的映象规则装入Cache。,如果此时出现页冲突，就必须按某种策略将Cache页替换出来。,Cache页失靶处理,替换策略的选取,替换策略的选取要根据实现的难易，以及是否能获得高的命中率两方面因素来决定。,1.先进先出法（FIFO）,选择最早装入的Cache页为被替换的页，采用这种算法，有可能产生较大的页失效率。,2“近期最少使用”算法（LRU）,选择近期最少使用访问的Cache页为调出页，这种算法能比较正确地反映程序的局部性；,具体实现比FIFO算法要复杂一些，替换算法只能全部用硬件方法实现。,LRU算法的平均命中率比FIFO算法高，而且随着分组容量的加大，LRU算法命中率必定提高。,说明两种替换算法的工作原理和命中率(图4.33),也不是分组容量越大越好，因为组内采用全相联映象法，随着组内容量的增大，其实现的复杂性也增加。,4.4.4 Cache主存内容的一致性问题,CPU执行写操作时，要写的内容恰在Cache中，则Cache内容被更改，但该单元对应的主存内容尚没有改变，这就产生了Cache和主存内容不一致的情况。,解决问题的关键是选择更新主存内容的算法；采用两 种算法。,写回法（Write back）处理机执行写操作时，信息只写入Cache，当Cache页被替换时，将该页内容写回主存后，再调入新页。,处理机进行写操作时，利用“Cache主存”层次中存在于处理机和主存之间的通路将信息也写回主存。,写直达则在每次写入时，都要附加一个比写Cache长得多的写主存时间；写直达法的开销大一些，但其一致性保持要好一些。,写直达法又称存直达法，,在页替换时，就不必将被替换的Cache页内容写回，可以直接调入新页。,采用两种算法比较,写回法的开销是在页替换时的回写时间；,4.4.5 Cache 结构举例,1Pentium Cache 结构,Pentium微处理器在芯片内集成了一个代码Cache 和一个数据Cache（图4.34）,2Power PC Cache 结构,3个可以并行工作的整数ALU，和一个浮点运算部件，该浮点运算部件有自己的寄存器、乘法、加法和除法运算部件。,4.5 虚拟存储器 4.5.1 虚拟存储器的功能,问题的提出：系统程序和应用程序要求主存容量越来越大，,地址字能直接访问的存储空间，比主存的实际存储空间大得多。程序员用这种较长的地址字编程序，会感到主存容量不够用。,虚拟存储技术：将一部分（或全部）辅存和主存结合，把两者的地址空间统一编址，形成比实际主存空间大得多的逻辑地址空间。,访存时，用软、硬件结合的方法，将逻辑地址（虚地址）转化为物理地址（实地址）。,Cache的替换算法和地址映象方式完全由硬件实现，在虚拟存储系统中，用软、硬件结合的方法来实现。,虚拟存储器的功能,虚拟存储器是一种解决存储容量和存取速度矛盾的一种有效措施，是管理存储设备的有效方法。,采用虚拟存储器，用户编制程序时就无需考虑所编程序在主存中是否放得下以及放在什么位置等问题。给软件编程提供了极大的方便。,虚拟存储器使计算机具有辅存的容量，接近于主存的速度和辅存的位成本。,“主存辅存”层次和“Cache主存”层次采用的地址变换及映象方法和替换策略，在原理上是类似的。,4.5.2 虚拟存储器的基本管理方法,虚拟存储器的管理方式有段式、页式或段页式三种。,段是利用系统的模块化性质，按照程序的逻辑结构划分成多个相对独立部分(过程、子程序、数据表、阵列)；把主存按段分配的存储管理方式称为段式管理。,可以把段作为基本信息单位在主存辅存之间传送和定位。,用段表来指明各段在主存中的位置；每段都有它的名称（用户名或数据结构名或段号）、段起点、段长等。,由于段的长度各不相同，段的起点和终点不定，给主存空间分配带来麻烦，且容易在实存中留下许多空白的零碎存储空间不好利用，造成浪费。,段式管理系统的优点和不足,段的分界与程序的自然分界相对应；段的逻辑独立性使它易于编译、管理、修改和保护，也便于多道程序共享；,某些类型的段（堆栈、队列）具有动态可变长度，允许自由调度以便有效利用主存空间。,比段式管理系统中段外空间的浪费要小的多。,页式管理系统的基本信息传送单位是定长的页，主存的物理空间也被划分为等长的固定区域(其容量要比段小得多)，称为页面。,可采用分段和分页结合的段页式存储管理系统 程序按模块分段，段内再分页，进入主存仍以页为基本信息传送单位；,由于页不是逻辑上独立的实体，所以处理、保护和共享都不及段式来得方便。,用段表和页表（每段一个页表）进行两级定位管理。,1.页式虚拟存储器,虚存地址分为两个字段：高位字段为逻辑页号，低位字段为页内地址。,在页式虚拟存储器系统中，把虚拟空间分成页，称为逻辑页；主存空间也分成同样大小的页，称为物理页。,实存地址也分两个字段：高位字段为物理页号，低位字段为页内地址。,两者的页面大小一样，页内地址是相等的。,页式管理的地址变换(图4.37),一个虚存逻辑页号有一个表项，表项内容包含该逻辑页所在的主存页面地址（物理页号）、装入位、替换控制位及其它保护位等；,虚存地址到主存实地址的变换是由放在主中存的页表来实现。,用主存页面地址作为实（主）存地址的高字段，与虚存地址的页内地址字段相拼接，就产生了完整的实存地址，用来访问主存。,装入位为“1”，表示该逻辑页已从外存调入内存；反之，则表示对应的逻辑页未调入内存。从辅存中读出新的页到主存中来。,经快表与慢表实现地址变换的方式（图4.38）,快表由硬件组成，它比页表小得多；,由逻辑页号同时去查快表和慢表，当在快表中有此逻辑页号时，能很快地找到对应的物理页号送入实存地址寄存器，并使慢表的查找作废；,如果在快表中查不到，要花费一个访主存时间查慢表，从中查到物理页号送入实存地址寄存器，并将此逻辑页号和对应的物理页号送入快表，替换快表中应该移掉的内容。,2.段式虚拟存储器,虚拟地址由段号和段内地址组成。,通过段表把虚拟地址变换成实存地址,段表格式(图4.39),虚拟地址向实存地址的变换过程(图4.40),在访问某段时，如果段内地址值超过段的长度，则发生地址越界中断。,3.段页式虚拟存储器,段页式虚拟存储器是段式虚拟存储器和页式虚拟存储器的结合。,把程序按逻辑单位分段以后，再把每段分成固定大小的页。程序对主存的调入调出是按页面进行的，按段实现共享和保护。,它兼有页式和段式的优点。缺点是在地址映象过程中需要多次查表。,段表中的每个表项对应一个段，每个表项有一个指向该段的页表起始地址的指针和该段的控制保护信息。,每道程序是通过一个段表和一组页表来进行定位,目前，大、中型机一般都采用这种段页式存储管理方式。,页表指明该段各页在主存中的位置以及是否已装入、修改等状态信息。,多道程序虚拟地址,用基号（用户标志号）指明该道程序的段表起始地址（存放在基址寄存器中）。,多道程序虚拟地址格式：,例：有三道程序（用户标志号为P1，P2，P3），其基址寄存器内容分别为B1，B2，B3，,逻辑地址到物理地址的变换（图4.41）,若只有一个基址寄存器，基号可以不要，在多道程序切换时，由操作系统修改基址寄存器的内容来实现。,上述每一张表的每一行都要设置一个有效位；若有效位均为“0”，访问失败，则发中断请求操作系统建表。,4.替换算法,页式管理中，产生页面失效时，要从外存调进包含有这条指令或数据的页面。,主存中的内容与外存保持一致 页表的每一行设置一修改位，当该页刚调入主存时，此位为“0”，当对该页内任一地址进行写入时，就把该位修改为“1”。,在页被替换时，检查其修改位，如为“1”，先将该页内容从主存写入外存，然后再从外存接收新的一页。,假如主存页面已全部被占满，通常采用LRU算法，把“近期最少使用的页”替换出去。,4.6 辅助存储器 4.6.1 磁表面存储器,磁表面存储器包括磁鼓、磁带、磁盘和磁卡片等。目前，在计算机系统中以磁盘和磁带为主。,本节主要介绍磁表面存储器的存储原理、数据的记录方式以及磁盘和磁带的结构及寻址方式。,磁表面存储器主要用作辅存，可存储大量的程序和数据，需要时，调入主存供CPU访问。属I/O设备。,1.磁表面存储原理,(1)磁层和磁头 磁层是存放信息的介质，由非矩形剩磁特性的导磁材料（氧化铁、镍钴合金等）构成。,将用这种材料制成的磁胶涂敷或镀在载磁体上，其厚度通常为0.15m，以记录信息。,磁层材料的剩磁（BR）要大（读出信息大），矫顽力HC要合适（较小的写电流）；磁层厚度要薄（提高记录密度）；生成磁层的工艺、机械性能好。,磁头是实现“磁电”和“电磁”转换的元件,磁头由高导磁率的软磁性材料（如坡莫合金和高频铁氧体）做成铁芯，在铁芯上开有缝隙并绕有线圈。,用磁头对磁层进行信息读写的原理,磁头中的缝隙形状和尺寸将直接影响记录密度和读出幅度。,磁头分读磁头、写磁头和读/写磁头，其铁芯上的线圈分别称为读线圈、写线圈和读/写线圈。,(2)磁表面存储器的读写过程 磁头固定，磁层作高速回转或匀速直线运动；在相对运动中，通过磁头缝隙对磁层进行信息存取。,信息写入过程 写线圈中通以写电流脉冲，磁头缝隙处的磁场穿过磁层中一微小区域，使该区域磁层以一定方向磁化，且保持该方向的剩磁（+BR或-BR）。,信息读出过程 磁头与磁层作相对运动，当磁层中记录单元运动到磁头缝隙下面时，在磁头中产生较大的磁通变化，读线圈两端产生较大的感应电势E，经读出放大电路整形和放大后成为读出信号。,(3)磁表面存储器的性能指标,在磁道中，单位长度内存放的二进制信息的数目叫位密度。位密度的单位为bPI（每英寸二进制位数）。软盘位密度约每英寸400010000位。,记录密度 记录密度可用道密度和位密度来表示。,磁道是在磁层运动方向上被磁头扫过的轨迹。一个磁表面会有许多磁道。,在沿磁道分布方向上，单位长度内的磁道数目，叫道密度。常用的道密度单位为TPI（每英寸磁道数），目前软磁盘的道密度约40150TPI。,存储容量 指整个存储器所能存放的二进制字数或字节数。它与磁表面大小和记录密度密切相关。,磁鼓容量最小，为几兆字节。磁带容量最大，为若干亿字节；磁盘介于两者之间。,磁盘的平均寻道时间一般为1020ms；等待时间一般取磁盘旋转一周所需时间的一半，假如磁盘转速为6000转/分，等待时间约为5ms。,磁带的定位时间与走带速度和带长有关，带愈长，带速愈慢，其平均时间愈长。,平均存取时间 存取时间应包括定位和等待这两部分时间。,数据传送速率,由于磁表面存储器和主存之间的数据交换常以批量方式进行，故传送速率较大。如软磁盘传送一个字节约为几个微秒，而硬盘每秒可传送几兆字节。,数据传送速率是指磁表面存储器完成定位和等待操作以后，单位时间内与主机交换数据的二进制信息量，以位/秒或字节/秒表示。,（4）数据记录方式 记录方式取决于写入磁化电流波形的组合方式。记录方式的选取将直接影响记录密度、存储容量、传送速率以及读/写的控制逻辑。,数据记录方式按照写信息所施加的电流波形的极性、频率和相位的不同，有归零制、不归零制、调相制和调频制等。,归零制（RZ）写“1”用正脉冲，写“0”用负脉冲，一位信息写完后，电流总回归到零。,磁化单元的剩磁方向，在存“1”时为+Br，存“0”时为Br。,归零制的写电流波形（图4.42）,归零制主要特点 写入前先退磁，两个信息位之间有未磁化的间隙（B=0），记录密度较低。,每个位单元有两个读出波形，具有自同步能力，即能从本磁道读出的信息脉冲序列中提取出选通时钟信号，而无需增加附加的同步磁道。,不归零-1（NRZ1）制（图4.43）写电流只在写“1”时改变方向，写“0”时写电流不变，所以又称作“见1就翻”不归零制。,信息位间无“间隙”，记录密度较高。,存“1”才能读出信号，存“0”无读出信号，故无自同步能力。电流不回到零，功耗较大。,调相制（PM制）（图4.44）利用写电流的相位不同实现写“1”和写“0”的一种记录方式。若写“0”时，写电流先正后负；而写“1”时，写电流是先负后正。,主要特点：无论写1还是写0，在一个位信息期间，写电流相位至少有一次改变。利用记录信号变向，可生成读同步脉冲。,调频制（FM制）（图4.45）写入一个二进制信息时，磁头中通入的写电流的频率是不相同的。,调频制特点：1)每记录一个代码时，在两个信息位的交界处，写电流一定改变方向。,2)写“1”时，写电流的频率比写“0”时的频率高一倍。,3)有自同步能力。,改进调频制（MFM制）（图4.46）改进调频制和调频制的区别在于去掉了FM制中的冗余信息，,其特点是：1)写电流不是在每个位周期的起始处都翻转，而是只有 连续记录两个或两个以上0时，才在位周期的起始处翻转一次；,2)逢1在位中央翻转一次。仍然保持了自同步能力，而使记录密度提高，故又称倍密度记录方式，在磁盘中得到广泛应用。,2.磁盘存储器,以磁盘或磁盘组作为存储介质的记录装置，又叫磁盘机。具有记录密度高、容量大、速度快等优点，普遍使用的一种辅助存储器。,根据盘片的构成及其可更换性分类：,硬磁盘存储器的基本组成（图4.47）主要由磁记录介质、磁盘驱动器、磁盘控制器三大部分组成。,(1)硬磁盘存储器,温彻斯特磁盘存储器 可移动磁头固定盘片的磁盘存储器，用密封组合式结构，具有防尘性好、可靠性高等优点，应用广泛。,温盘的盘片直径有14吋、8吋、5.25吋和3.5吋等几种，用于IBM PC 系列机的温盘一般是3.5吋的，现在容量可达20GB以上。,硬盘驱动器 硬盘驱动器是精密的机电装置，由定位驱动系统、主轴系统和数据转换系统组成。加工和安装有严格的技术要求，在超净环境下组装。,磁盘驱动器的逻辑操作归纳为寻址、读盘和写盘,读写操作 判断所找扇区已转到磁头下方。扇区定位成功，输出扇区符合信号。,寻址操作 根据控制字中的盘地址（柱面号、磁头号、扇区号）找出目标磁道和记录块位置。,控制器的读写控制电路动作。,写操作：就将数据送入写电路,写电路根据记录方式生成相应的写电流脉