嵌入式01ARM微处理器概述和编程模型.ppt
第二章 基于ARM9处理器的硬件开发平台,2.1 ARM微处理器概述2.2 ARM微处理器的编程模型2.3 ARM微处理器的指令系统2.4 ARM程序设计基础2.5 S3C2410体系结构与外设2.6 ADS调试软件,2.1 ARM微处理器概述,2.1.1 ARM简介2.1.2 ARM微处理器的应用领域2.1.3 ARM微处理器的特点2.1.4 ARM微处理器系列2.1.5 ARM微处理器的结构2.1.6 ARM微处理器的应用选型,ARM（Advanced RISC Machines），既可以认为是一个公司的名字，也可以认为是对一类微处理器的通称，还可以认为是一种技术的名字。1991年ARM公司成立于英国剑桥，主要出售芯片设计技术的授权。基于ARM技术的微处理器应用约占据了32位RISC微处理器75以上的市场份额，ARM技术正在逐步渗入到我们生活的各个方面。,2.1.1 ARMAdvanced RISC Machines,世界各大半导体生产商从ARM公司购买其设计的ARM微处理器核，根据各自不同的应用领域，加入适当的外围电路，从而形成自己的ARM微处理器芯片进入市场。,2.1.1 ARMAdvanced RISC Machines,2.1.2 ARM 微处理器的应用领域,工业控制无线通讯网络应用消费类电子产品成像和安全产品,2.1.3 ARM 微处理器的特点,体积小、低功耗、低成本、高性能支持Thumb/ARM双指令集大量使用寄存器，指令执行速度快寻址方式灵活简单，执行效率高指令长度固定,2.1.4 ARM微处理器系列,ARM7系列ARM9系列ARM9E系列ARM10E系列ARM11系列Securcore系列Intel的StrongARM/Xscale,ARM7 微处理器系列,具有嵌入式ICE逻辑，调试开发方便,极低的功耗，适合便携式产品,能够提供0.9MIPS的三级流水线结构,代码密度高并兼容16位的Thumb指令集,对操作系统的支持广泛，包括Windows CE、Linux、Palm OS等,指令系统与ARM9、ARM9E和ARM10E兼容,主频最高可达130MIPS,ARM7 微处理器系列,主要应用领域 工业控制、Internet设备、网络和调制解调器设备、移动电话等多种多媒体和嵌入式应用微处理器核类型 ARM7TDMI、ARM7TDMI-S、ARM720T、ARM7EJ,ARM7 微处理器系列,ARM7TMDI是目前使用最广泛的32位嵌入式RISC处理器，属低端ARM处理器核。TDMI的基本含义为：T 支持16为压缩指令集Thumb；D 支持片上Debug；M 内嵌硬件乘法器（Multiplier）；I 嵌入式ICE，支持片上断点和调试点,ARM9 微处理器系列,5级整数流水线，指令执行效率更高。,提供1.1MIPS/MHz的哈佛结构。,支持32位ARM指令集和16位Thumb指令集。,支持32位的高速AMBA总线接口。,全性能的MMU，支持Windows CE、Linux、Palm OS等多种主流嵌入式操作系统。,MPU支持实时操作系统。,支持数据Cache和指令Cache，具有更高的指令和数据处理能力。,ARM9 微处理器系列,主要应用领域 无线设备、仪器仪表、安全系统、机顶盒、高端打印机、数码相机和数码摄像机等,微处理器核类型 ARM920T、ARM922T和ARM940T,2.1.5 ARM 微处理器的结构,CISC（Complex Instruction Set Computer）复杂指令集计算机 随着计算机技术的发展而不断引入新的复杂的指令集，计算机的体系结构会越来越复杂。大约有20的指令会被反复使用，占整个程序代码的80，而余下的80的指令却不经常使用，在程序设计中只占20。,2.1.5 ARM 微处理器的结构,RISC（Reduced Instruction Set Computer）精简指令集计算机 采用固定长度的指令格式 使用单周期指令 大量使用寄存器 可用加载/存储指令批量传输数据 在循环处理中使用地址的自动增减,2.1.6 ARM 微处理器的应用选型,ARM微处理器内核 系统的工作频率 芯片内存储器的容量 片内外围电路的选择,2.2 ARM微处理器的编程模型,2.2.1 ARM微处理器的工作状态2.2.2 ARM微处理器的存储器格式2.2.3 指令长度及数据类型2.2.4 处理器模式2.2.5 寄存器组织2.2.6 异常,2.2 ARM微处理器的编程模型,字（Word）在ARM体系结构中，字的长度为32位。半字（Half-Word）在ARM体系结构中，半字的长度为16位。字节（Byte）在ARM体系结构中，字节的长度为8位。,2.2.1 ARM微处理器的工作状态,ARM状态 处理器执行32位的字对齐的ARM指令Thumb状态 处理器执行16位的、半字对齐的Thumb指令,进入Thumb状态,执行BX指令，使操作数寄存器的状态位为1,当处理器处于Thumb状态时发生异常，则异常处理返回时，自动切换到Thumb状态。,进入ARM状态,执行BX指令，使操作数寄存器的状态位为0,在处理器进行异常处理时，把PC放入异常模式链接寄存器中，并从异常向量地址开始执行程序,2.2.2 ARM微处理器的存储器格式,ARM体系结构所支持的最大寻址空间为4GB（232字节）,ARM体系结构将存储器看作是从零地址开始的字节的线性组合。从零字节到三字节放置第一个存储的字数据，从第四个字节到第七个字节放置第二个存储的字数据，依次排列。,ARM体系结构可以用两种方法存储字数据，称之为大端格式和小端格式,大端格式,字数据的高字节存储在低地址，低字节存放在高地址,小端格式,字数据的高字节存储在高地址，低字节存放在低地址,ARM微处理器的指令长度可以是32位（在ARM状态下），也可以为16位（在Thumb状态下）。,ARM微处理器中支持字节（8位）、半字（16位）、字（32位）三种数据类型，其中，字需要4字节对齐（地址的低两位为0）、半字需要2字节对齐（地址的最低位为0）,2.2.3 指令长度及数据类型,用户模式（usr）：ARM处理器正常的程序执行状态,快速中断模式（fiq）：用于高速数据传输或通道处理,外部中断模式（irq）：用于通用的中断处理,管理模式（svc）：操作系统使用的保护模式,终止模式（abt）：当数据或指令预取终止时进入,系统模式（sys）：运行具有特权的操作系统任务,未定义模式（und）：当未定义指令执行时进入,2.2.4 处理器模式,2.2.5 寄存器组织,ARM微处理器共有37个32位寄存器，其中31个为通用寄存器，6个为状态寄存器。微处理器的状态及模式决定具体哪些寄存器可以编程访问。,未分组寄存器R0R7,在所有的运行模式下，未分组寄存器都指向同一个物理寄存器，在中断或异常处理进行模式转换时，可能会造成寄存器中数据的破坏。,分组寄存器R8R12,R8R12：每个寄存器对应两个不同的物理寄存器,当使用fiq模式时，访问寄存器R8_fiqR12_fiq；,当使用除fiq模式以外的其他模式时，访问寄存器 R8_usrR12_usr。,分组寄存器R13R14,R13、R14：每个寄存器对应6个不同的物理寄存器 1个是用户模式与系统模式共用 其它5个对应于其他5种模式,采用以下的记号来区分不同的物理寄存器：,R13_,R14_,mode为以下几种之一：usr、fiq、irq、svc、abt、und。,堆栈指针 R13,R13在ARM指令中常用作堆栈指针，但这只是一种习惯用法，用户也可使用其他的寄存器作为堆栈指针。,在Thumb指令集中，某些指令强制性的要求使用R13作为堆栈指针。,由于处理器的每种运行模式均有自己独立的物理寄存器R13，在初始化部分，都要初始化每种模式下的R13，这样，当程序的运行进入异常模式时，可以将需要保护的寄存器放入R13所指向的堆栈，而当程序从异常模式返回时，则从对应的堆栈中恢复。,子程序链接寄存器 R14,当执行BL子程序调用指令时，R14得到R15（PC）的备份。其他情况下，R14用作通用寄存器。,当异常或中断发生时，相应的分组寄存器R14用于保存PC的返回值。,BLSUB1/*将R14存入堆栈*/SUB1:STMFD SP!,LR/*完成子程序返回*/LDMFD SP!,PC,子程序链接寄存器 R14,程序计数器 R15（PC）,ARM状态下，位1:0为0，位31:2用于保存PC；,Thumb状态下，位0为0，位31:1用于保存PC；,程序状态寄存器（CPSR/SPSR）,R16用作CPSR(当前程序状态寄存器)，包含条件标志位、中断禁止位、当前处理器模式标志位。,每一种运行模式下有1个专用的SPSR（备份程序状态寄存器），异常发生时，SPSR用于保存CPSR的值，从异常退出时由SPSR来恢复CPSR。,Thumb状态下的寄存器组织,直接访问8个通用寄存器（R7R0）、程序计数器（PC）堆栈指针（SP）、连接寄存器（LR）和CPSR。,每种特权模式下都有1组SP、LR和SPSR。,ARM与THUMB状态寄存器关系,R0R7独立,CPSR和SPSR独立,SP、LR和PC相同,程序状态寄存器,ARM体系结构包含1个当前程序状态寄存器（CPSR）和5个备份程序状态寄存器（SPSR）。,保存ALU当前操作的信息,控制中断的允许和禁止,设置处理器的运行模式,程序状态寄存器,程序状态寄存器的条件码标志,N、Z、C、V均为条件码标志位，可被算术或逻辑运算改变，并可用于测试来决定某条指令是否执行。,在ARM状态下，所有指令都是有条件执行的。,在Thumb状态下，分支指令是有条件执行的。,影响标志位的指令,程序状态寄存器的控制位,状态寄存器的低8位（I、F、T和M4：0）称为控制位，发生异常时这些位可以被改变。如果处理器运行特权模式，这些位也可以由程序修改。,中断禁止位I、F：I=1 禁止IRQ中断;F=1 禁止FIQ中断。,程序状态寄存器的控制位,T标志位：该位反映处理器的运行状态ARM体系结构v5及以上的版本的T系列处理器，当该位为1时，程序运行于Thumb状态，否则运行于ARM状态。ARM体系结构v5及以上的版本的非T系列处理器，当该位为1时，执行下一条指令以引起未定义的指令异常；当该位为0时，表示运行于ARM状态。,运行模式位M4：0：模式位，决定处理器的运行模式,处理器运行模式及可以访问的寄存器,当正常的程序执行流程发生暂时的停止时，称之为异常。在处理异常之前，当前处理器的状态必须保留，以便当异常处理完成后，原来的程序可以恢复。当多个异常同时发生时，按照固定的优先级进行处理。,2.2.6 异常（Exceptions）,ARM体系结构支持的异常类型,进入异常处理,将下一条指令的地址保存到相应链接寄存器LR,将CPSR复制到相应的SPSR,根据异常类型，强制设置CPSR的运行模式位,强制PC从相关的异常向量地址取下一条指令执行,R14_=Return LinkSPSR_=CPSRCPSR4:0=Exception Mode NumberCPSR5=0If=Reset or FIQ thenCPSR6=1CPSR7=1PC=Exception Vector Address,异常响应伪代码,处理器处于Thumb状态，则当异常向量地址加载入PC时，处理器自动切换到ARM状态。,在ARM状态下执行,禁止快速中断,禁止正常中断,转入异常入口地址,从异常处理返回,将连接寄存器LR的值减去相应的偏移量后送到PC,将SPSR复制回CPSR,若在进入异常处理时设置了中断禁止位，要在此清除,FIQ（Fast Interrupt Request）,FIQ异常是为了支持数据传输或者通道处理而设计的。,若将CPSR的F位置为1，则会禁止FIQ中断，若将CPSR的F位清零，处理器会在指令执行时检查FIQ的输入。注意只有在特权模式下才能改变F位的状态。,可由外部通过对处理器上的nFIQ引脚输入低电平产生FIQ。不管是在ARM状态还是在Thumb状态下进入FIQ模式，FIQ处理程序均可以执行以下指令从FIQ模式返回：SUBS PC,R14_fiq,#4,IRQ（Interrupt Request）,IRQ异常属于正常的中断请求，可通过对处理器的nIRQ引脚输入低电平产生，IRQ的优先级低于FIQ，当程序执行进入FIQ异常时，IRQ可能被屏蔽。,若将CPSR的I位置为1，则会禁止IRQ中断，若将CPSR的I位清零，处理器会在指令执行完之前检查IRQ的输入。注意只有在特权模式下才能改变I位的状态。,不管是在ARM状态还是在Thumb状态下进入IRQ模式，IRQ处理程序均可以执行以下指令从IRQ模式返回：SUBS PC,R14_irq,#4,ABORT（终止）,产生终止异常意味着对存储器的访问失败。ARM微处理器在存储器访问周期内检查是否发生终止异常。,终止异常包括两种类型：指令预取终止数据终止,当指令预取访问存储器失败时，存储器系统向ARM处理器发出存储器终止（Abort）信号，预取的指令被记为无效，但只有当处理器试图执行无效指令时，指令预取终止异常才会发生。,ABORT（终止）,若数据终止发生，系统的响应与指令的类型有关。,当确定了终止的原因后，Abort处理程序均可以执行以下指令从终止模式返回。SUBS PC,R14_abt,#4；指令预取终止SUBS PC,R14_abt,#8；数据终止,Software Interrupt（软件中断）,软件中断指令（SWI）用于进入管理模式，常用于请求执行特定的管理功能。软件中断处理程序执行以下指令可以从SWI模式返回，无论是在ARM状态还是Thumb状态：MOVS PC,R14_svc,Undefined Instruction（未定义指令）,当ARM处理器遇到不能处理的指令时，会产生未定义指令异常。采用这种机制，可以通过软件仿真扩展ARM或Thumb指令集。处理器执行以下程序返回 MOVS PC,R14_und,异常向量（Exception Vectors）,异常优先级（Exception Priorities）,应用程序中的异常处理,为保证在ARM处理器发生异常时不会处于未知状态，在应用程序的设计中，首先要进行异常处理，采用的方式是在异常向量表中的特定位置放置一条跳转指令，跳转到异常处理程序。我们需要处理所有的异常，尽管我们可以简单地在某些异常处理程序处放置死循环。,
