数字电路课件 第四章.ppt

4、组合逻辑电路,4.1 组合逻辑电路的分析,4.2 组合逻辑电路的设计,4.3 组合逻辑电路中的竞争冒险,4.4 若干典型的组合逻辑集成电路,4.5 组合可编程逻辑器件,教学基本要求,1.熟练掌握组合逻辑电路的分析和设计方法；2.掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用；3.了解竞争冒险的判断、消除；4.了解可编程逻辑器件的表示方法。,组合逻辑电路的一般框图,Li=f(A1,A2,An)(i=1,2,m),工作特征:任何时刻，电路的输出状态只取决于同一时刻的输入状态，而与电路原来的状态无关。,关于组合逻辑电路,结构特征:1、输出、输入之间没有反馈延迟通路2、不含记忆单元,二、组合逻辑电路的分析步骤,4.1 组合逻辑电路分析,1、由逻辑图写出各输出端的逻辑表达式；,2、化简和变换逻辑表达式；,3、列出真值表；,4、根据真值表或逻辑表达式，分析确定功能。,根据已知逻辑电路，分析确定电路的逻辑功能。,一、组合逻辑电路分析,三、举例,例 分析右图逻辑电路的功能。,1、写出输出函数的逻辑表达式,2.列写真值表,3.确定逻辑功能,解：,输入变量的取值中有奇数个1时，L为1，否则L为0,电路具有为奇校验功能。,如要实现偶校验，电路应做何改变？,例 试分析下图所示组合逻辑电路的逻辑功能。,解：1、根据逻辑电路写出各输出端的逻辑表达式。,X=A,2、化简逻辑表达式，列写真值表,X=A,真值表,这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。,3、确定电路逻辑功能,真值表,1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；,2、根据逻辑描述列出真值表；,3、由真值表写出逻辑表达式;,4、简化和变换逻辑表达式，画出逻辑图。,二、组合逻辑电路的设计步骤,一、组合逻辑电路的设计根据实际逻辑问题，求所要求逻辑功能的最简单逻辑电路。,4.2 组合逻辑电路的设计,例 某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。,解：1、逻辑抽象,输入信号:I0、I1、I2分别为特快、直快和慢车的进站请求信号，且有进站请求时为1，没有请求时为0。,输出信号:L0、L1、L2分别为3个指示灯的状态，且灯亮为1，灯灭为0。,2、根据题意列出真值表,3、写出各输出逻辑表达式,L0=I0,4、根据要求将上式变换为与非形式，并画出逻辑图,例 试设计一个码转换电路，将4位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。,解：1、明确逻辑抽象设输入变量为G3、G2、G1、G0为格雷码，输出变量B3、B2、B1和B0为自然二进制码。,2、列出真值表当输入格雷码按照从0到15递增排序时，列出逻辑电路真值表,逻辑电路真值表,3、由真值表写逻辑表达式画出各输出函数的卡诺图，并化简和变换。,4、根据逻辑表达式，画出逻辑图,4.3 组合逻辑电路中的竞争冒险,4.3.1 产生的竞争冒险的原因,4.3.2 消去竞争冒险的方法,当A=1，B=0时，Y=0；当A=0，B=1时，Y=0；,当A由1变0，B由0变1时，若B变得快，则Y出现不应有的毛刺1。,当A=1，B=0时，Y=1；当A=0，B=1时，Y=1；,当A由1变0，B由0变1时，若A变得快，则Y出现不应有的毛刺0。,4.3.1 产生的竞争冒险的原因,竞争:当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象。,冒险:由竞争而可能产生输出干扰脉冲的现象。,毛刺（干扰脉冲）的危害：毛刺虽然很窄，但是会使后面的电路产生错误输出，故应避免。,原因：由于实际逻辑门有延迟时间，如果从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，可能会使逻辑电路产生竞争冒险。,4.3.2 消去竞争冒险的方法,1.发现并消除互补变量,B=C=0时,2.增加乘积项,避免互补项相加,当A=B=1时,当A=B=1时,3.输出端并联电容器,若逻辑电路在较慢速度下工作，为消去竞争冒险，可在输出端并联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。,420pF,L=AB,4.4 若干典型的组合逻辑集成电路,4.4.1 编码器,4.4.2 译码器/数据分配器,4.4.3 数据选择器,4.4.4 数值比较器,4.4.5 算术运算电路,1、编码器(Encoder)的概念与分类,编码：赋予二进制代码特定含义的过程称为编码。,如：8421BCD码中，用1000表示数字8,如：ASCII码中，用1000001表示字母A等,编码器：具有编码功能的逻辑电路。,4.4.1 编码器,4.4 若干典型的组合逻辑集成电路,编码器的分类：普通编码器和优先编码器。,普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。,优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。,(1)4线2线普通二进制编码器,编码器的输入为高电平有效。,2、编码器的工作原理,(2)键盘输入8421BCD码编码器,代码输出,使能标志,编码输入,该编码器为输入低电平有效,键盘输入8421BCD码编码器功能表,(3)优先编码器(42 线优先编码器),a 列出功能表,高,低,b 写出逻辑表达式,c 画出逻辑电路（略）,输入编码信号高电平有效，输出为二进制代码,输入为编码信号I3 I0 输出为Y1 Y0,优先编码器CD4532的示意框图、引脚图,3、集成电路编码器,优先编码器CD4532功能表,为什么要设计GS、EO输出信号？,用二片CD4532构成16线-4线优先编码器,其逻辑图如下图所示，试分析其工作原理。,。,0,0,0 0 0 0 0,无编码输出,0,。,1,1,0 0 0 0,0,0 1 1 1,哪块芯片的优先级高？,1,0,0,0,0,。,1,0,1 0 0 0,0,1 1 1 1,0,0,0,0,译码器的分类：,译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号。,1、译码器的概念与分类,译码器：具有译码功能的逻辑电路称为译码器。,唯一地址译码器,代码变换器,将一系列代码转换成与之一一对应的有效信号。,将一种代码转换成另一种代码。,二进制译码器 二-十进制译码器显示译码器,常见的唯一地址译码器：,4.4.2 译码器/数据分配器,2线-4线译码器的逻辑电路,2、2线-4线译码器 74HC139集成译码器,逻辑符号,逻辑符号框外部的符号，表示外部输入或输出信号名称，字母上面的“”号说明该输入或输出是低电平有效。推导表达式时，如果低有效的输入或输出变量上面的“”号参与运算，则在画逻辑图或验证真值表时，注意将其还原为低有效符号。,逻辑符号说明,引脚图,逻辑图,3、3线-8线译码器 74HC138集成译码器,74HC138集成译码器功能表,(1)已知下图所示电路的输入信号的波形试画出译码器输出的波形。,74HC138的应用,基于这一点用该器件能够方便地实现三变量逻辑函数。,(2)用译码器实现逻辑函数。,.,当E3=1，E2=E1=0时,例：用一片74HC138实现函数,解：首先将函数式变换为最小项之和的形式,在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数.,数据分配器：相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。,数据分配器示意图,(3)用74HC138组成数据分配器,用译码器实现数据分配器,010,CBA,对于BCD代码以外的伪码（10101111这6个代码）Y0 Y9 均为高电平。,4、二十进制译码器-74HC42集成译码器,5、七段显示译码器,CMOS七段显示译码器74HC4511功能表,CMOS七段显示译码器74HC4511功能表(续),例 由74HC4511构成24小时及分钟的译码电路如图所示，试分析小时高位是否具有零熄灭功能。,解：具有零熄灭功能,4.3.3 数据选择器,1、数据选择器的定义与功能,数据选择的功能：相当于多个输入的单刀多掷开关。,数据选择器：将多个通道的数据分时传送到公共的数据通道上去的。实现数据选择功能的逻辑电路称为数据选择器。,4选1数据选择器,2 位地址码输入端,使能信号,1路数据输出端,数据输入端,74HC151功能框图,2、集成电路数据选择器,8选1数据选择器74HC151,1个使能端8路数据输入端3个地址输入端2个互补输出端,74HC151的功能表,比较两式，知 D3=D5=D6=D7=1 D0=D1=D2=D4=0,例 试用8选1数据选择器74HC151产生逻辑函数,解:,数据选择器组成逻辑函数产生器,3、数据选择器74HC151的应用,用两片74HC151组成二位八选一的数据选择器,数据选择器的扩展位的扩展,字的扩展,将两片74HC151连接成一个16选1的数据选择器,实现并行数据到串行数据的转换,1、1位数值比较器,数值比较器：对两个1位数字进行比较（A、B），以判断其大小的逻辑电路。,输入：两个一位二进制数 A、B。,输出：,4.4.4 数值比较器,2、2 位数值比较器,输入：两个2位二进制数 A=A1 A0、B=B1 B0,能否用1位数值比较器设计两位数值比较器?,当高位（A1、B1）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。,当高位相等时，两数的比较结果由低位比较的结果决定。,用一位数值比较器设计多位数值比较器的原则,真值表,FAB=(A1B1)+(A1=B1)(A0B0),FA=B=(A1=B1)(A0=B0),FAB=(A1B1)+(A1=B1)(A0B0),FAB=(A1B1)+(A1=B1)(A0B0),FA=B=(A1=B1)(A0=B0),FAB=(A1B1)+(A1=B1)(A0B0),3、集成数值比较器,74HC85的引脚图,74HC85是四位数值比较器，其工作原理和两位数值比较器相同。,74HC85的示意框图,4位数值比较器74HC85的功能表,用两片74HC85组成8位数值比较器（串联扩展方式）,4、集成数值比较器的位数扩展,输入:A=A7 A6A5A4A3 A2A1A0 B=B7B6B5B4B3 B2B1B0,用74HC85组成16位数值比较器的并联扩展方式,4.4.5 算术运算电路,半加器：不考虑低位来的进位的相加全加器：考虑低位进位的相加,1、半加器和全加器,（1）1位半加器（Half Adder）,半加器的真值表,逻辑表达式,C=AB,（2）全加器（Full Adder）,全加器真值表,全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。,于是可得全加器的逻辑表达式为,你能用74HC15174HC138设计全加器吗?用这两种器件组成逻辑函数产生电路,有什么不同?,（1）串行进位加法器,如何用1位全加器实现两个四位二进制数相加？A3 A2 A1 A0+B3 B2 B1 B0=?,低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器电路简单，但运算速度不高。,2、多位数加法器,（2）超前进位加法器,提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。,超前进位集成4位加法器74HC283,74HC283逻辑框图,提高了运算速度,3、减法运算,在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。,若n位二进制的原码为N原，则与它相对应的2 的补码为N补=2N N原补码与反码的关系式N补=N反+1,1）AB 0的情况,2）AB 0的情况,结果表明，在AB 0时，进位信号为1，所得的差就是差的原码。,AB 0时，进位信号为0，所得的差是差绝对值的补码。,A=0101，B=0001,A=0001，B=0101,1 0 1 0 0,0 1 1 0 0,输出为原码的4位减法运算逻辑图,4.5 组合可编程逻辑器件,可编程逻辑器件是一种可以由用户定义和设置逻辑功能的器件。该类器件具有逻辑功能实现灵活、集成度高、处理速度快和可靠性高等特点。,4.5.1 PLD的结构、表示方法及分类,与门阵列,或门阵列,乘积项,和项,PLD主体,输入电路,输入信号,互补输入,输出电路,输出函数,可由或阵列直接输出，构成组合输出；通过寄存器输出，构成时序方式输出。,1、PLD的基本结构,2、PLD的逻辑符号表示方法,(1)连接的方式,(2)基本门电路的表示方式,F1=ABC,与门,或门,A,B,C,1,L,D,F1=A+B+C+D,三态输出缓冲器,输出恒等于0的与门,输出为1的与门,输入缓冲器,(3)编程连接技术,PLD表示的与门,熔丝工艺的与门原理图,一次编程,高电平,A、B、C有一个输入低电平0V,A、B、C三个都输入高电平+5V,低电平,L=ABC,A、B、C 中有一个为0,A、B、C 都为1,输出为0；,输出为1。,L=AC,L=ABC,X,X,器件的开关状态不同,电路实现逻辑函数也就不同,1 0 1,1 1 1,浮栅MOS管代替“熔丝”,3、PLD的分类,按集成密度划分为,按结构特点划分,简单PLD(PAL，GAL),复杂的可编程器件(CPLD):CPLD的代表芯片如：Altera的MAX系列,现场可编程门阵列(FPGA),按PLD中的与、或阵列是否编程分,与阵列、或阵列均可编程(PLA),与阵列固定，或阵列可编程(PROM),与阵列可编程，或阵列固定(PAL和GAL等),4.5.2 组合逻辑电路的 PLD 实现,例 由PLA构成的逻辑电路如图所示，试写出该电路的逻辑表达式。,写出该电路的逻辑表达式：,集成电路总结,编码器 CD4532 优先8线-3线编码器译码器 74HC139 双2线-4线译码器 74HC138 3线-8线译码器 74HC42 二-十进制译码器 74HC4511 七段显示译码器数据选择器 74HC151 8选1数据选择器数值比较器 74HC85 4位数值比较器加法器 74HC283 4位加法器,本章作业,P193 4.1.5（逻辑电路的分析）P194 4.2.1（逻辑电路的设计）P196 4.4.6（74HC138的应用）P197 4.4.14（74HC4511的应用）P198 4.4.21(1)（74HC151的应用）,