微细加工与MEMS技术-张庆中-13-CV.ppt

第 13 章 化学汽相淀积,在蒸发和溅射这些物理淀积方法中，粒子几乎直线运动，存在台阶覆盖问题。随着集成电路尺寸的不断缩小和纵横比的提高，使台阶覆盖问题更为突出。,此外，蒸发和溅射主要用于金属薄膜的淀积，不太适用于半导体薄膜和绝缘薄膜的淀积。,反应室,反应气体输入 SiH4(1%浓度),能量,Si,化学汽相淀积（Chemical Vapor Deposition，CVD）是基于化学反应的薄膜淀积方法。以气体形式提供的反应物质，在热能、等离子体、紫外光等的作用下，在衬底表面经化学反应（分解或合成）形成固体物质的淀积。,废气排出 2H2,集成电路制造中所用的薄膜材料，包括介质膜、半导体膜、导体膜等，几乎都能用 CVD 工艺来淀积，例如 介质：SiO2、Si3N4、PSG、BSG、Al2O3、TiO2、Fe2O3 半导体：Si、Ge、GaAs、GaP、AlN、InAs、多晶硅 导体：Al、Ni、Au、Pt、Ti、W、Mo、WSi2 CVD 工艺的台阶覆盖性也很好。,CVD 的分类 1、按温度，有低温(200 500oC)、中温(500 1000oC)和高温(1000 1300oC)CVD。,2、按压力，有常压(APCVD)和低压(LPCVD)CVD。,3、按反应室壁温度，有热壁 CVD 和冷壁 CVD。热壁是指壁温高于晶片温度，通常是在反应室外采用电阻发热方式透过室壁对晶片进行加热。冷壁是指壁温低于晶片温度，可采用射频感应或电阻发热方式在反应室内对基座进行加热。,4、按反应激活方式，有热激活、等离子激活(PECVD)和紫外光激活等。,5、按气流方向，有卧式 CVD 和立式 CVD。,13.1 一种简单的硅淀积 CVD 系统,如果反应是在硅片上方的气体中发生的，称为 同质反应。如果反应是在硅片表面处发生的，则称为 异质反应。在淀积多晶硅薄膜的 CVD 系统中，硅烷（SiH4）先通过同质反应产生气态的亚甲硅基（SiH2），然后亚甲硅基被吸附在硅片表面，通过异质反应而生成固体硅。一般不希望由同质反应直接生成固体硅。,反应室,反应气体输入 SiH4(1%浓度),加热,Si,废气排出 2H2,13.3 气体流动和边界层,从硅片表面气体流速 v=0 处到硅片上方 v=0.99 v0 处之间的这一层气体层称为 边界层，或 滞流层。,主气流，v0,反应气体,基座,滞流层,x,y,L,滞流层厚度将随气流方向的距离 x 而变化，,滞流层在长度为 L 的基座上的平均厚度为,式中，为气体的粘滞系数，为气体的质量密度。,13.4 简单 CVD 系统评价,化学汽相淀积过程 1、反应气体从反应室入口向硅片附近输运；2、反应气体通过同质反应生成系列次生分子；3、次生分子扩散穿过滞流层到达硅片表面并被吸附；4、在硅片表面发生异质反应生成固体薄膜；5、气体副产物解吸附；6、副产物离开硅片表面；7、副产物离开反应室。,CVD 过程中与淀积速率有关的两个关键步骤是：,式中，称为 气相质量转移系数，a=1.75 2。,2、在硅片表面处发生反应，生成薄膜。消耗掉的反应剂的粒子流密度为,式中，称为 表面反应速率常数。,1、反应气体以扩散方式穿过滞流层到达硅片表面，并被吸附于硅片表面。这称为 质量输运过程。扩散流密度为,将以上各方程联立求解，可得,稳态时，J1=J2=J，且淀积速率正比于 J。,式中，,当温度较高时，hg ks，J=hgCg，淀积速率由 hg 决定。由于 hG 与气流密切有关，所以这时淀积速率与气流的关系很密切，必须严格控制气体流量与反应室几何形状，通常是单片或小批量系统。温度增加时 hg 也会增大，但比较平缓。,当温度较低时，hg ks，J=ksCg，淀积速率由 ks 决定。由于 ks 与温度密切有关，所以这时淀积速率与温度的关系很密切，必须严格控制温度及其均匀性，常采用热壁系统。这时淀积速率与气流的关系不大，可设计成大批量系统。,此外，Dg 和 与气压有关，所以在不同的气压范围，hg和 ks 的相对大小也不同。,除了 淀积速率 以外，评价 CVD 系统的指标还有 薄膜应力、台阶覆盖 和 薄膜的组分 等。,CVD 薄膜的台阶覆盖性通常是很好的。CVD 薄膜的主要问题是薄膜的化学组分。例如，在硅烷分解工艺形成的硅薄膜中可能含有高浓度的氢，使薄膜的密度降低。反应室中残存的氧和水可能与硅反应形成 SiO2。用 CVD 法生长的 SiO2 膜中也可能含有其它化学成分而使薄膜的密度降低，通常需要在高温下氧气中进行“增密”处理。,反应室是开放的，分为卧式和立式两种，以卧式更常用。在 APCVD 的压力和温度范围内 hg 和 ks 处于同一数量级，必须考虑气流的影响，所以硅片应水平放置。为避免反应剂在反应室壁上淀积并产生掉渣，APCVD 通常采用冷壁方式。,APCVD 中影响膜厚均匀性的因素：(1)的不均匀，(2)反应剂浓度由前至后的下降。改进方法是将基座设计成斜坡状，或采用 LPCVD 技术。,气流,13.5 常压 CVD,(1)SiH4+O2 系统，T=300 400 oC SiH4+2 O2 SiO2+2 H2O,(3)TEOS+O2 系统，T=500 700 oC Si(OC2H5)4+12 O2 SiO2+8 CO2+10 H2O,(2)SiH4+NO2 系统，T=300 900 oC SiH4+4 NO2 SiO2+4 NO+2 H2O,常压 CVD 技术一般仅用于淀积 SiO2 膜，例如，,当需要淀积含少量磷的 SiO2 膜（称为磷硅玻璃，PSG），或含少量硼的 SiO2 膜（称为硼硅玻璃，BSG）时，可以在反应气体中添加少量的磷烷或硼烷。,2、CVD 法的反应发生在 SiO2 的表面，膜厚与时间始终成线性关系。而热氧化法时，一旦 SiO2 膜形成以后，反应剂必须穿过 SiO2 膜，反应发生在 SiO2/Si 界面上，淀积速率变慢；,1、CVD 法 SiO2 膜中的硅来自外加的反应气体，而热氧化法 SiO2 膜中的硅来自硅衬底本身，氧化过程中要消耗掉一部分衬底中的硅；,3、CVD 法温度较低，可减轻杂质再分布和硅片的热形变，适于浅结器件及 VLSI。但膜的质量较差，通常需经增密处理。而热氧化法的温度高，SiO2 结构致密，膜的质量较好。,当采用 CVD 工艺在 Si 表面淀积 SiO2 膜时，与热氧化工艺的不同之处是，,为了克服 APCVD 的缺点，出现了 LPCVD，其反应室为半密封，用真空泵进行抽气，并严格控制进气端的进气量，使反应室内的气压保持在 p=0.2 1 Torr。,当气压由 750 Torr 降到 0.75 Torr 时，hg 将增大约 100 倍，使得 ks hg，于是淀积速率由 ks 控制，变得与温度关系密切而与气流关系不大。这使 LPCVD 有如下 优点：,13.6 热壁系统中的低压 CVD,气压的下降会使 hG 增大，,1、硅片可以以很小的间隔垂直放置，生产效率高；,2、硅片垂直放置后，可避免管壁上的掉渣对硅片的影响；,3、于是可采用热壁方式，设备简单，温度均匀性好；,4、对温度的控制较之对气流的控制要容易得多，有利于改善膜厚和组分的均匀性；,5、台阶覆盖性更好。,(1)SiH4 热分解淀积 Poly-Si，T=625 oC，p=0.2 1 Torr SiH4 Si+2 H2,(2)SiH4+NH3 系统淀积 Si3N4，T=825 oC，p=0.7 Torr 3 SiH4+4 NH3 Si3N4+12 H2,低压 CVD 技术可用于淀积 Poly-Si、Si3N4、SiO2 等多种薄膜，例如,(3)TEOS+O2 系统淀积 SiO2，T=500 700 oC Si(OC2H5)4+12 O2 SiO2+8 CO2+10 H2O,化学汽相淀积的 Si3N4 的性质 1、介电常数为 6 9，远大于 SiO2 的 3.9，绝缘层电容大；2、导热性能优于 SiO2，常用于多层布线的介质；3、抗氧化能力强，广泛用于对氧化的掩蔽。950时，厚度 100 的 Si3N4 能掩蔽 7000 的湿氧氧化；4、电阻率高达 1016cm，绝缘性能良好；5、掩蔽 Na+离子能力强；对各种气体、水汽以及 P、B、As、O2、Ga、In 等有较强的掩蔽能力，为极好的钝化材料；6、化学稳定性好，仅被 HF 和热 H3PO4 腐蚀；7、应力很大，因而膜厚应低于 2000，硅衬底与 Si3N4 间应该用 SiO2 作为缓冲层。,PECVD 系统有冷壁平板式反应器（与等离子体刻蚀系统类似）、热壁平板式反应器（与 LPCVD 系统类似）和高密度等离子体反应器。,工作气体,射频源,阴极,阳极,加热器,PECVD 通常用于淀积绝缘层，所以必须用射频方式产生等离子体。离子的轰击为次生物质提供能量，使之能在较低的温度下就可以在硅片上发生化学反应而淀积薄膜。,13.7 等离子体增强 CVD（PECVD）,PECVD 的 优点 1、淀积温度低，通常为 300 350 oC，特别适宜于在浅结器件上和在金属布线上作钝化层之用；2、所淀积的薄膜易于进行等离子体刻蚀；3、所淀积的薄膜的针孔密度小，台阶覆盖性更好；4、通过改变气流可以使薄膜组分由氧化物连续地变化到氮化物，使技术上实现层叠及缓变薄膜成为可能。,13.8 金属 CVD,金属进入接触孔时要求有良好的台阶覆盖，而 CVD 工艺有极好的台阶覆盖性，所以用 CVD 工艺淀积金属薄膜有重要意义。已经对多种金属进行了试验，其中最成功的是钨，,WF6+3 H2 W+6 HF,在淀积的初始阶段需要用 SiH4 作为还原剂，否则不能生成钨膜。当气体中富 WF6 时生成的是纯钨，当气体中富 SiH4 时生成的是钨硅化物。,钨膜可作为多层金属化系统的缓冲层或阻挡层。由于钨有优先在导电衬底而不在绝缘体上成核的特性，可以选择性地只在接触孔内淀积钨。,金属 CVD 工艺还可以用于淀积作为互连线的 Al、AlSi 和 AlCuSi、作为接触层或阻挡层的 Mo 和 TiN、Cu 互连技术中的 Cu 等，例如，,13.9 铜互连技术与多层布线 随着 IC 集成度的不断提高，互连线面积占整个芯片面积的比例越来越大。如果互连线的长、宽、高也同器件一样按比例缩小，则其寄生串连电阻将按同样的比例增大。实际上由于芯片面积的不断增大，有些互连线的长度并不能按比例缩短。再考虑到电源电压的趋势是不断降低，所以互连线的寄生串连电阻问题将更加严重。互连线的寄生电容也比预期的大。它们的主要影响是增大功耗、降低可用电压和增大延迟时间。,解决办法：采用铜互连技术与多层布线技术。,1、铝互连技术和金互连技术 铝互连线的电阻率较低，可以不加接触层、粘附层和阻挡层等，工艺简单，容易与铝丝键合，产品价格低廉，因而获得了广泛的使用。,铝的主要缺点是：PN 结中的铝钉现象和电迁移效应。此外，铝的电阻率约为铜的 1.6 倍。,金的抗电迁移能力很强，特别是采用金丝球形热压键合，键合点特别牢固，适于特殊要求的高可靠集成电路。金互连线的成本较高，主要用于 GaAs 集成电路中。,虽然银的电阻率是最低的，但是银与硅的粘附性很差，在SiO2 中的扩散很快，而且电迁移效应严重。,2、铜互连技术 铜具有电阻率低和抗电迁移性强的优点，适宜于细线条的超大规模和超高速集成电路。在 0.25 m 的 256 M DRAM 中已开始采用铜互连技术，首先是在电流较大的顶层金属互连线上采用。预计铜互连技术在 0.1 m 以下的集成电路中会得到越来越多的应用。而在若干年后，铜可能会完全取代铝。在铜互连技术方面，目前处于领先水平的有 IBM 公司、Motorola 公司和 TI 公司。,妨碍用铜作互连线的主要原因有,对于上述第（3）个困难，需采用特殊的可以避开刻蚀的方法来制作铜互连线，即所谓“镶嵌工艺”，如下图所示。,对于以上第（1）、（2）两个困难，现已开发出在铜与硅衬底之间引入过渡层的技术，此过渡层不仅能改善铜与硅衬底之间的附着性，同时还能起到阻止铜向硅衬底扩散的作用。,（1）铜的化学性质不太活泼，与衬底的粘附性比铝差；,（2）铜容易扩散进入硅衬底，严重影响器件性能；,（3）迄今为止尚无实用的刻蚀铜的有效方法。,生长绝缘介质,光刻槽,定向填充铜,化学机械抛光,再次生长绝缘介质及光刻槽,再次填充铜及化学机械抛光,3、多层布线 目前水平已达到 6 8 层，若干年后可达 10 层以上。多层布线中需要解决的技术问题有,(1)寻找低 K 值材料作为互连线之间的介质层，以减小互连线之间的寄生电容，从而降低 RC 延迟时间。这方面目前有 SiOF 和旋转涂复有机物技术可适用于 0.25 m 技术。TI 公司公布了一种将铜和超低 K 值材料相结合的适用于 0.15 m 的技术，其超低 K 值材料是一种微孔网状干凝胶。通过改变孔隙率可在 1 3.9 的范围内调节相对介电常数。,更先进的技术是采用化学机械抛光（CMP）工艺来获得足够的表面平整度。,(2)为了在光刻系统焦深较小的情况下，能对以后的布线层进行清晰的曝光，必须解决表面平坦化问题。,在绝缘层高低不平的整个硅片表面涂布光刻胶或聚酰亚胺，得到平坦的表面。选择适当的等离子刻蚀工艺，使其对光刻胶的刻蚀速率与对下面绝缘层的刻蚀速率近似相等。经等离子刻蚀后，原来绝缘层厚的地方，光刻胶较薄，绝缘层被刻蚀掉的厚度就比较大，从而实现绝缘层表面的平坦化。,（3）散热问题。多层布线妨碍了高度方向上的散热途径。各层之间的通孔可以起到一定的散热作用。通孔较少的地方可开设专门的散热通孔，并在其中填充导热性良好而不导电的材料如 AlN。,13.10 小结 APCVD 工艺仅用于 SiO2 膜的淀积，其主要问题是颗粒与粉尘的形成。LPCVD 工艺可用于淀积 Poly-Si、Si3N4、SiO2 等薄膜，由于低气压下淀积速率由 kS 控制，变得与温度关系密切而与气流关系不大，这使 LPCVD 具有一系列的优点。在要求低淀积温度的场合可采用 PECVD 工艺，但膜质量稍差。金属 CVD 是一个新的重要领域，它允许高密度互连的制作。,习 题 1、已知某淀积工艺在 700oC下受反应速率限制，激活能为2eV，在此温度下淀积速率为 100nm/min，则在 800oC下预期的淀积速率为多少？如果 800oC下的淀积速率远低于预期值，则可以得到什么样的结论？2、LPCVD 较 APCVD 有什么特点?为什么?,