微电子学概论第3章大规模集成电路基础.ppt
东北大学金硕巍,大规模集成电路基础,3.1半导体集成电路概述,集成电路（Integrated Circuit，IC）,芯片（Chip,Die）硅片（Wafer）,集成电路的成品率：,成品率的检测，决定工艺的稳定性，成品率对集成电路厂家很重要,集成电路发展的原动力：不断提高的性能/价格比,集成电路发展的特点：性能提高、价格降低,集成电路的性能指标：集成度 速度、功耗 特征尺寸 可靠性,主要途径：缩小器件的特征尺寸 增大硅片面积,功耗 延迟积,集成电路的关键技术：光刻技术(DUV),缩小尺寸：0.250.18mm增大硅片：8英寸12英寸,亚0.1mm：一系列的挑战，亚50nm：关键问题尚未解决,新的光刻技术：EUV SCAPEL(Bell Lab.的E-Beam)X-ray,集成电路的制造过程：设计 工艺加工 测试 封装,集成电路产业的发展趋势：独立的设计公司（Design House）独立的制造厂家（标准的Foundary）,集成电路类型：数字集成电路、模拟集成电路,数字集成电路基本单元：开关管、反相器、组合逻辑门模拟集成电路基本单元：放大器、电流源、电流镜、转换器等,3.2CMOS集成电路基础,有源元件：MOS场效应管无源元件：电阻、电容、电感等,NMOS开关（传输门）一个MOS管可以作为一个开关使用，电路中Cl是其负载电容。当Vc=0时，M截止，相当于开关断开。当Vc=1时，M导通，相当于开关合上。,8,9,NMOS传输高电平,输出电压：有阈值损失工作在饱和区，但是电流不恒定衬偏效应增加阈值损失减小电流低效传输高电平(电平质量差，充电电流小),Vin=VDD,Vc=VDD，VoutVDDVth,10,NMOS传输门传输低电平特性,漏端,(G),(s),(D),器件先处于饱和区，后处于线性区,Vin=0,Vc=VDD,11,NMOS传输低电平,输出电压：没有阈值损失先工作在饱和区，后进入线形区没有衬偏效应高效传输低电平（电平质量好，充电电流大）,Vin=0,Vc=VDD，Vout0,ViVG-Vt时：输入端处于开启状态，设初始时Vo=0，则Vi刚加上时，输出端也处于开启状态，MOS管导通，沟道电流对负载电容Cl充电，至Vo=Vi。ViVG-Vt时：输入沟道被夹断，设此时VoVc-Vt，则Vi刚加上时，输出端导通，沟道电流对Cl充电，随着Vo的上升，沟道电流逐渐减小，当Vo=VG-Vt时，输出端也夹断，MOS管截止，Vo保持VG-Vt不变。综上所述：ViVG-Vt时(传0），MOS管无损地传输信号ViVG-Vt时(传1），Vo=VG-Vt信号传输有损失，为不使Vo有损失需增大VG。,10/13/2023,12,13,PMOS传输门传输特性,传输高电平情况,传输低电平情况,器件先处于饱和区，后处于线性区,器件始终处于饱和区,直到截止,14,传输管（NMOS/PMOS传输门）,结构简单有阈值损失NMOS高效传输低电平，低效传输高电平PMOS载流子迁移率小，NMOS传输门应用更多,CMOS传输门 为了解决NMOS管在传输时的信号损失，通常采用CMOS传输门作为开关使用。是由一个N管和一个P管构成。工作时，NMOS管的衬底接地，PMOS管的衬底接电源，且NMOS管栅压Vng与PMOS管的栅压Vpg极性相反。,10/13/2023,15,Vi为低时：驱动管截止，输出为高电平：Voh=VddVi为高时：输出为低电平：其中Ron为晶体管的导通电阻。为了使Vol足够低，要求Ron与R应有合适的比例。因此，为有比反相器。,10/13/2023,16,一、电阻负载反相器,17,无比反相器（CMOS）,特点：Vin作为PMOS和NMOS的共栅极；Vout作为共漏极；VDD作为PMOS的源极和体端；GND作为NMOS的源极和体端,反相器的逻辑符号,18,CMOS反相器的直流特性,Vin=0，NMOS截止，PMOS导通，稳态Vout=VDD,“1”；Vin=VDD，NMOS导通，PMOS截止,稳态Vout=0；,反相器的工作特点：Vout=Vin；稳态单管导通，没有直通电流,19,CMOS与非门,CMOS二输入与非门,电路图,逻辑符号与真值表,1,20,CMOS或非门,电路图,逻辑图,真值表,21,静态CMOS逻辑门的构成特点,1）每个输入信号同时接一个 NMOS管和一个PMOS管 的栅极,n输入逻辑门有 2n个管子。2）实现带“非”的逻辑功能 input:x1,x2,xn output:To be continued,22,3)逻辑函数F(x1,x2,xn)决定于管子的 连接关系。NMOS：串与并或 PMOS：串或并与4)静态CMOS逻辑门保持了CMOS反相器电路的优点。,23,复杂逻辑门的结构,对于给定电路,根据NMOS或PMOS逻辑块确定电路功能。,NMOS：串与并或 PMOS：串或并与,24,举例,电路图,逻辑图,对于给定功能,先画出NMOS电路,PMOS与NMOS是对偶连接关系。,NMOS：串与并或 PMOS：串或并与,25,MOS存储器的分类,MOS存储器主要分为两大类随机存取存储器（Random Access Memory,RAM）：挥发性存储，断电后存储内容消失。只读存储器（Read Only Memory,ROM）：不挥发性存储，存储内容可以长期保持，至少保持10年以上。不挥发性随机存取存储器(FeRAM,MRAM),26,随机存取存储器RAM分类,动态随机存取存储器（Dynamic Random Access Memory,DRAM）:存储原理：依靠电容存储，保持时间短，必须定期刷新。特点：单元电路简单，面积小，有利于提高集成密度用途：集成度高、功耗低，适合于计算机的内存。,静态随机存取存储器（Static Random Access Memory，SRAM）：存储原理：双稳态电路存储，只要不断电存储信息不会丢失。特点：电路复杂，占用面积大，集成度不如DRAM高。用途：工作速度快，常用来作高速缓冲存储器（cache）。,27,只读存储器ROM的分类,1.掩模编程的只读存储器（Mask Rom）：真正意义的 只读存储器，存储信息由制作时的某一块掩模版确定，产品生产出来存储内容就不能再改变。适合于存储固定程序、常数、字符等固定内容。,2.基于熔丝或反熔丝的可编程只读存储器（programmable ROM,PROM）：存储内容由用户编程确定，一般只能编程一次，相当于固定内容的只读存储器，但是比Mask ROM在应用上有一定灵活性。,28,3.可擦除的可编程只读存储器（erasable and programmable ROM,EPROM）:可以随机改写，擦除和写入时间较长，耗能较大，不如RAM的写入方便，因此归入只读存储器类。,只读存储器ROM的分类(续),（1）紫外光擦除 UVEPROM（ulraviolet EPROM）只能在断电情况下全片统一擦除。,（2）电擦除 EEPROM（electrical EPROM）：按位擦除和改写,Flash Memory 一种可全片或按扇区快速擦除的 EEPROM,29,FeRAM（ferroelectric RAM）,MRAM（magnetic RAM）,RRAM(Resistive RAM)优点：具有DRAM高密度和RAM随机读/写的特点，不挥发性，保持时间长，耐久性好，功耗小、工作电压低、读写速度快、以及抗辐射、抗干扰等。缺点：制作成本高，和常规集成电路工艺的不兼容性。前景：取代硬盘实现大容量存储器。,不挥发性随机存取存储器,30,存储器的总体结构,30,1存储单元阵列 2译码器 3输入/输出 缓冲器4时钟和控制 电路,31,DRAM(动态随机存储器)单元工作过程,X,32,6-transistor CMOS SRAM Cell,WL,BL,V,DD,M,5,M,6,M,4,M,1,M,3,M,2,BL,Q,Q,VDD,GND,Q,Q,WL,BL,BL,M1,M2,M4,M3,M5,M6,模拟集成电路,一般分为：线性电路（输入与输出呈线性关系）非线性电路接口电路：如A/D、D/A、电平位移电路等,影响集成电路性能的因素和发展趋势,有源器件无源器件隔离区互连线钝化保护层寄生效应：电容、有源器件、电阻、电感,影响集成电路性能的因素和发展趋势,器件的门延迟：迁移率 沟道长度,电路的互连延迟：线电阻（线尺寸、电阻率）线电容（介电常数、面积）,途径：提高迁移率，如GeSi材料减小沟道长度,互连的类别：芯片内互连、芯片间互连 长线互连(Global)中等线互连 短线互连(Local),减小互连的途径：增加互连层数 增大互连线截面 Cu互连、Low K介质 多芯片模块（MCM）系统芯片（System on a chip）,减小特征尺寸、提高集成度、Cu互连、系统优化设计、SOC,集成电路芯片中金属互连线所占的面积与电路规模的关系曲线,
