微处理器及总线.ppt

第二章 微处理器及总线,微处理器概述8088微处理器的特点、引线及结构；总线的一般概念；*80386微处理器的特点及结构；*Pentium 4微处理器中的新技术。,2.1微处理器概述,程序的执行过程 微处理器的基本组成 x86CPU的类别,1、程序的执行过程,程序,取指令,指令译码,取操作数,执行指令,存结果,指令周期,操作码,操作数,执行,1.CPU控制程序执行2.CPU如何知道从哪里取操作数或指令？地址、寻址方式,例：计算5+8（p8）,汇编语言指令 机器语言指令 操 作-MOV A,5 10110000 将立即数5传送到寄存器A中 00000101ADD A,8 00000100 将A的内容与8相加，结果仍存入A 00001000STOP 11110100 停机,假定指令格式为：,指令执行过程(取指/译码/执行),累加器A,加法器,数据寄存器DR,指令寄存器IR,指令译码器ID,时序逻辑电路,时序控制信号（控制命令）,1011 0000,0000 0101,0000 0100,0000 1000,1111 0100,内部总线,存储器,01234,程序计数器IP,地址,MOV A,5ADD A,8STOP,地址总线,地址译码器,读写控制电路,1011 0000,锁存,输出,地址寄存器AR,2、核心级微处理器,微处理器简称CPU，是计算机的核心，主要包括：运算器 控制器 寄存器组RegistersCPU实现了运算功能和控制功能运算（算术、逻辑）运算器控制程序的执行(IP)控制器暂存数据和执行状态(FR)寄存器,总线接口,CPU的位数：是指一次能处理的数据的位数 4位、8位、16位、32位、64位,Intel 8088/8086、386、PIII、P4、Celeron性能排名：Xeon（至强）Core（酷睿）/Pentium（奔腾）Celeron（赛扬）AMD Sempron、Duron、Athlon（X86),3、CPU类型,8086/8088是Intel系列的16bit微处理器，属第三代。,8086/8088有20bit地址线，可寻址1M空间。,8086/8088采用单一+5V电源和单相时钟，频率为5MHZ。,8086/8088,8088,8088、8086基本类似16位CPU、AB宽度20位可寻址1M差别：数据线引脚：8088有8根，8086有16根8088为准16位CPU:内部DB为16位，外部DB为8位，16位数据要分两次传送本课程以8088为模型进行介绍（IBM PC采用）,2.2 8088微处理器,8088/8086CPU的结构和特点（2.2.3/2.2.1)8088CPU的储存器组织；（2.2.4/2.2.1）8088CPU外部引线及功能；(2.2.2)8088的工作时序。（2.2.5）,8086/808820bit地址线，可寻址1M空间。,一、8086/8088CPU的内部结构和特点,1、8086CPU的内部结构,执行单元EU,功能：执行指令。,从指令队列中取出指令,译码,在ALU中完成数据运算,保存运算结果，并把特征保存在标志寄存器FLAGS中,包括以下部件：算术逻辑单元(ALU)8个通用寄存器 1个标志寄存器 EU控制电路EU的操作见右图,总线接口单元BIU,包括以下4部分：20位的地址加法器 专用寄存器组 总线接口控制电路 4（6）字节的指令队列,功能：只要空闲，就从内存中取出指令送入指令队列形成访问存储器的物理地址，负责与内存或I/O接口之间的数据传送,EU和BIU的操作要点,lBIU中的指令队列有2个或2个以上字节为空时，BIU自动启动总线周期，取指填充指令队列。直至队列满，进入空闲状态。为FIFO(先进先出)结构。lEU取得指令，译码并执行指令。若指令需要取操作数或存操作结果，需访问存储器或I/O，EU向BIU发出访问总线请求。EU不和外界打交道。lEU执行转移、调用和返回指令时，若下一条指令不在指令队列中，则队列被自动清除，BIU根据本条指令执行情况重新取指和填充指令队列。也称预取指令队列,8086与传统微处理器指令执行过程比较,传统微处理器的执行方式,传统微处理器取指与执行串行进行，CPU的工作效率低。,通过访问存储器取指令,8086的指令执行方式,8086CPU取指与执行并行进行，大大减少了等待取指令所需时间，提高了CPU的工作效率。降低了对内存存取速度要求。,8088/8086的流水线操作,指令队列的作用相当于流水线的传送带,通用寄存器（8）段寄存器（4）标志寄存器FR（1）指令指针寄存器IP（1）,2、8086CPU的寄存器结构,控制寄存器,含14个16位寄存器,(1)、段寄存器 总线接口部件BIU设有4个16位段寄存器 CS（Code Segment），代码段寄存器中存放程序代码段起始地址的高16位。DS（Data Segment），数据段寄存器中存放数据段起始地址的高16位。ES（Extended Segment），扩展段寄存器中存放扩展数据段起始地址的高16位。SS（Stack Segment），堆栈段寄存器中存放堆栈段起始地址的高16位。,(2)、指令指针寄存器 IP IP 始终存有相对于当前指令段起点偏移量的下一条指令，即IP总是指向下一条待执行的指令。IP中内容可由BIU自动修改。在8086中IP要与CS代码段寄存器的内容一起，才能得到指令的实际地址。,(3)、通用寄存器指令执行部件（EU）设有8个通用寄存器 AX BX CX DX SP BP SI DI,分为三类：数据寄存器（AX，BX，CX，DX）地址指针寄存器（SP，BP）变址寄存器（SI，DI）,数据寄存器AX，BX，CX，DX 4个16bit的通用数据寄存器，它们的高8bit AH，BH，CH，DH与低8bit AL，BL，CL，DL又可分别看成8个8bit的寄存器。AX（Accumulator Register）累加器一般用来存放参加运算的数据和结果。BX（Base Register）基址寄存器除可作数据寄存器外，还可放内存的逻辑偏移地址，而AX，CX，DX则不能。CX（Counter）将它称作计数寄存器DX（Data Register）在乘、除运算、带符号数的扩展指令中有特殊用途,变址寄存器SI（Source Index）源变址寄存器多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在DS寄存器中。DI（Destination Index）目标变址寄存器多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在DS寄存器中。,间接寻址或变址寻址：把寄存器的内容作为内存地址或内存地址的一部分来对内存进行访问。,地址指针寄存器BP（Base Pointer）基址指针用于存放内存的逻辑偏移地址，隐含的逻辑段地址在SS寄存器中。SP（Stack Pointer）堆栈指针用于存放栈顶的逻辑偏移地址，隐含的逻辑段地址在SS寄存器中。这两个寄存器都默认与堆栈段寄存器（SS）联合使用,BX与BP在应用上的区别作为通用寄存器：二者均可用于存放操作数，参与各种运算。作为基址寄存器，在默认情况下：BX用于寻址数据段（即存放数据段的偏移地址）BX与数据段寄存器DS搭配使用；BP用于寻址堆栈段（即存放堆栈段的偏移地址）BP与堆栈段寄存器SS搭配使用。,寄存器的特殊用途和隐含性质在指令中没有明显的标出，而这些寄存器参加操作，称之为“隐含寻址”。具体的：在某类指令中，某些通用寄存器有指定的特殊用法，编程时需遵循这些规定，将某些特殊数据放在特定的寄存器中，这样才能正确的执行这些指令。采用“隐含”的方式，能有效地缩短指令代码的长度。,(4)、标志寄存器FR,标志寄存器FR中共有9个标志位，可分成两类：状态标志 表示运算结果的特征，它们是 CF、PF、AF、ZF、SF和OF控制标志 控制CPU的操作，它们是IF、DF和TF。,标志寄存器FR,16位寄存器，只用其中的9位,FR中的状态标志,OF(Overflow F1ag)：溢出标志，带符号数DF(Direction Flag)：方向标志位 在串操作指令中，若DF0，表示串操作指令地址指针自动增量；DF1，表示地址指针自动减量。DF标志位可通过STD指令置位，也可通过CLD指令复位。IF(Interrupt Flag)：中断标志位 IF1，表示允许CPU响应可屏蔽中断。IF标志可通过STI指令置位，也可通过CLI指令复位。,SF(Sign Flag)：符号标志 SF1，表示本次运算结果的最高位(第7位或第15位)为“l”，否则SF0。ZF(Zero Flag)：零标志位 ZF1，表示本次运算结果为零，否则即运算结果非零时，ZF0。AF(Auxiliary Carry Flag)：辅助进位标志位。AFl，表示运算结果的8位数据中，低4位向高4位有进位(加法运算时)或有借位(减法运算时)，这个标志位只在十进制运算中有用。,PF(Parity Flag)：奇偶校验标志位 PF1，表示本次运算结果中有偶数个“l”，PF0，表示本次运算结果中有奇数个“1”。CF(Carry Flag)：进位标志位 CFl，表示本次运算中最高位(D15或D7)有进位(加法运算时)或有借位(减法运算时)。CF标志可通过STC指令置位，通过CLC指令复位(清除进位标志)，还可通过CMC指令将当前CF标志取反。TF(Trap Flag)：单步标志位,标志寄存器显示内容一览表,0 1 0 1 0 1 0 0 0 0 1 1 1 0 0 1+0 1 0 0 0 1 0 1 0 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 0 0 0 1 1,5439H+456AH=99A3H,二、8088系统的储存器,1、8088存储器结构和配置 8086/8088系统中的存储器是一个最多1M个8位数量的字节序列，即可寻址的存储空间为1M字节，系统为每个字节分配一个20位的物理地址(对应16进制的地址范围从00000HFFFFFH)。在存储器中任何两个相邻的字节被定义为一个字。在一个字中的每一个字节有一个地址，并且这两个地址中的较小的一个被用来作为该字的地址。数据在内存中从低地址到高地址顺序存放；高字节占用高地址。,表示存储器容量的最小单位为bit(二进制位)，表示存储器容量的基本单位为Byte(字节)。通常：一个单元为一个字节，字节可用B(即Byte的缩写)表示，且1Byte=8bit。存储器的容量用“K”表示，1K即为1024个单元。大容量单位为KB、MB、GB、TB。,1KB=1024B 1MB=1024KB1GB=1024MB 1TB=1024GB,地址总线16位，内存容量为216个单元，即64KB。,地址总线20位，内存容量为220个单元，即1MB。,地址,存放内容二进制表示,十六进制表示,00000H,11000010,11000010,00001H,C2H,18H,00010010,00007H,12H,00110100,00008H,34H,01110000,FFFFFH,70H,内存单元的地址和内容示意图,物理地址,.60000H 60001H 60002H 60003H 60004H.,存储器的操作完全基于物理地址。8088/8086的地址总线宽度为20位，所以访问内存时必须指定一个20位的地址。问题：8088/8086的内部总线和内部寄存器均为16位，如何指定20位地址？解决：存储器分段,2、存储器的分段,段地址,段内偏移量EA/偏移地址(Effective Address)：是指某存储单元离开该段段首址的字节数。,把内存分为若干个不大于64KB的段，则访问时只要指定16位的段基址（段号）和16位的段内偏移量即可。,一般只提供偏移量（地址）就可达到对整个1M空间的寻址。方便程序移植。,段有可能重叠！,3、逻辑地址和物理地址,逻辑地址(Logical Address)：是一对地址，包含段寄存器的内容和段内偏移量，如某条指令的逻辑地址可表达为：段基址:偏移地址。,物理地址PA(Physical Address):是指某个存储单元实际的20bit的地址，又称绝对地址。,由上面的定义可知：,物理地址PA=段基址16(10H)十段内偏移量EA/偏移地址。,物理地址的形成如下图所示。,物理地址的形成,当涉及到取一个操作数时，自动选择DS数据段寄存器或ES附加段寄存器，再加上16位偏移量，得到操作数的20位物理地址。16位偏移量取决于指令的寻址方式。如下图所示：,4、段寄存器的使用,例如：若CS=FFFFH，IP=0000H，则指令所在存储单元的物理地址为：,PA=(CS)10H+IP=FFFF0H,当取指令时，自动选择的段寄存器是CS，再加上IP所决定的16位偏移量，得到要取出指令具体的物理地址：,当涉及到取一个堆栈操作数时，自动选择的段寄存器是SS，再加上SP所决定的16位偏移量，得到堆栈操作所需要的20位物理地址。,例 习题 p93,2.9 已知逻辑地址1F00:38A0H，物理地址是多少？唯一吗？2.10 若CS=8000H，则当前代码段可寻址的储存空间范围是多少？,5、堆栈段的使用 p108 所谓堆栈是在存储器中开辟一个区域，用来存放需要暂时保存的数据，其工作方式是“先进后出”或“后进先出”的方式。（FILO方式）8086系统中的堆栈段是由段定义语句在存储器中定义的一个段，堆栈段容量小于等于64K字节。段基址由堆栈寄存器SS指定，栈顶由堆栈指针SP指定，堆栈地址由高向低增长，栈底设在存储器的高地址区。（向上生成）SP的初值决定了堆栈的大小。,堆栈主要用于中断控制，子程序调用以及数据暂时存储。,堆栈操作,SP,SS,SS,压栈前,退栈操作,高,低,低,高,高,82H,F0H,SP,SP,SP,F0H,12H,SP,把82F0H压入栈顶,把82F0H从栈顶弹出,每次压栈PUSH和退栈POP均以字（2字节）为单位,例：,若已知SS=1000H，SP=2000H，则堆栈段的段首地址=？栈顶地址=？将数据1234H压入堆栈后，1234H所在的内存单元的地址=？SP=？栈顶内容=？再将栈顶内容弹出堆栈后，SP=？,例：,已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF4H，DS所指示的段有一操作数，其偏移地址=0204H。1)画出各段在内存中的分布。2)指出各段的物理起始地址。3)该操作数的物理地址=？,10550H,250A0H,2EF00H,8FF40H,CS,SS,CS,DS,ES,解：各段分布及段首址见右图所示。操作数的物理地址为：250AH10H+0204H=252A4H,内存中的数据要点,数据在内存中从低地址到高地址顺序存放；数据位数大于8位时，高字节存放在高地址处，低字节存放在低地址处。数据的地址是指它的最低字节所在的内存单元的地址。表示存储器容量的最小单位为bit(二进制位)，表示存储器容量的基本单位为Byte(字节)。1Byte=8bit；1KB=1024B 地址总线16位，内存空间为64KB；地址总线20位，内存空间为220个单元，即1MB。,三、8086CPU的管脚及功能,概念结构,存储器,I/O接口,输入设备,I/O接口,输出设备,CPU,控制总线 CB,I/O接口,AB:Address BusDB:Data BusCB:Control Bus,图中当A和A门打开时，信息由A传至A；A和C 门打开时，信息便从A传至C。,总线上能同时传送二进制信息的位数称为总线宽度。见下图。,总线的分类,总线按信息传送的方向可分为单向总线和双向总线。单向总线只能向一个方向发送信息。双向总线则可在两个方向传送。,总线按所传信息的类别，分为数据总线(双向)、地址总线(单向）和控制总线。,CPU处理数据的字长相同,寻址范围=2n,寄存器和储存器（内容）区别对内存空间实行分段管理：每段大小为16B64KB用段地址和段内偏移实现对1MB存储空间的寻址设置地址段寄存器指示段的首地址I/O设备独立编址，使用16根地址线，64K寻址。,若执行I/O指令，则由于8086只访问64K个端口，在T1周期高4根引脚为低电平。,寄存器和存储地址、IO地址,（一）8088的管脚功能,8088采用双列直插式封装，有40个引脚(如右图所示)，但总线信号数量却大于40，故8088采用了分时复用技术，部分引脚传送两种总线信号。,以下三组信号线提供了8位数据信号和20位地址信号。AD7AD0：三态，地址/数据复用线。第1个时钟（ALE有效）时为地址的低8位。地址信号有效时为输出，传送数据信号时为双向。A19A16：三态，输出。地址信号的最高4位，与状态信号S6-S3复用。A15A8：三态，输出。地址信号。,1.地址/数据线：,2.主要控制状态线：,(28)IO/#M：输出。指出当前访问存储器还是访问I/O。注意8086是M/#IO。(29)#WR：输出。写命令信号；(32)#RD：输出。读命令信号；(25)ALE：输出。高电平表示AB地址有效；此信号在T1状态有效。(26)#DEN：输出。低电平时表示DB上的数据有效；(27)DT/#R：输出。数据传送方向。高电平：CPU输出，低电平：CPU输入(22)READY：输入。准备就绪信号。由外部输入；用于解决CPU与慢速存储器或I/O电路的同步问题。,总线数据操作（CPU在做什么操作）,习题2-5,ALE(Address Latch Enable)DEN#(Data Enable)DT/R#(Data Transmit/Receive)RD#(Read)WR#(Write)MIO#(MemoryIO)READY,(18)INTR：输入，可屏蔽中断请求输入端。高：有INTR中断请求。若INTR保持高电平，并且IF=1，则当前指令执行完毕后CPU就进入中断响应周期。(17)NMI：输入，非屏蔽中断请求输入端。低高，有NMI中断请求。(24)#INTA：输出，对INTR信号的响应。常用于选通中断向量（类型）号。,3.中断控制信号,(31)HOLD：总线请求信号输入。当CPU以外的其他设备要求占用总线时，通过该引脚向CPU发出请求。(30)HLDA：输出，对HOLD信号的响应。为高电平时，表示CPU已放弃总线控制权，所有三态信号线均变为高阻状态。,4.总线操作,（33）MN/MX(Minimum/Maximum Mode Control)：最大最小模式控制信号，输入。MN/MX1（5V），CPU工作在最小模式。MN/MX0（接地），CPU则工作在最大模式。,最小模式：系统中只有8086/8088一个处理器，所有的控制信号都 是由8086/8088CPU产生。最大模式：系统中可包含一个以上的处理器，比如包含协处理器8087。在系统规模比较大的情况下，系统控制信号不是由8086直接产生，而是通过与8086配套的总线控制器（控制总线）等形成。,5.工作模式的选择,（23）TEST#测试信号。由外部输入，低电平有效。当CPU执行WAIT指令时(WAIT指令是用来使处理器与外部硬件同步)，每隔5个时钟周期对TEST进行一次测试，若测试到该信号无效，则CPU继续执行WAIT指令，即处于空闲等待状态；当CPU测到TEST输入为低电平时，CPU继续往下执行指令。由此可见，TEST对WAIT指令起到了监视的作用。,（21）RESET 复位信号。由外部输入，高电平有效。RESET信号至少要保持4个时钟周期，CPU接收到该信号后，停止进行操作，并对标志寄存器(FR)、IP、DS、SS、ES及指令队列清零，而将CS设置为FFFFH。当复位信号变为低电平时，CPU从FFFF0H开始执行程序，由此可见，采用8086CPU计算机系统的启动程序就保持在开始的存储器中。（19）CLK（40)VCC 电源，接5V。（1 20）GND 地。,以8086CPU构成的最小模式的基本配置。除了存储器、IO芯片和基本时钟发生器外、还有用于地址的锁存器8282(或8283)以及用于数据的缓冲器（收发器）8286(或8287)。,（二）最小模式硬件配置及总线p90,常用接口芯片介绍-锁存器,8282/74LS373 具有三态正相输出的锁存器（20管脚）8282内部包含8个D触发器芯片引脚：DI0DI7:信号输入DO0DO7:信号输出STB:锁存控制#OE:输出允许使能芯片功能：STB=1:锁存数据（这时应保证DI端的信号不变化）#OE=0:将锁存的数据输出（接地）功能类似的还有8283但为反相输出,总线驱动器,8286/74LS245 双向三态驱动器（20管脚）A0A7和B0B7:双向数据线OE#:输出允许T:方向控制芯片功能：OE#=0，打开双向门OE#=0时，T=0，BA；T=1，AB功能类似的还有8287但为反相输出,8284,8282,存储器,8286,I/O接口,Vcc,Vcc,CLK,MN/MX,RD,WR,IO/M,ALE,AD,0,-AD,15,DT/R,DEN,INTA,INTR,READY,RESET,8088,CPU,STB,T,OE,数据总线,地址总线,OE,8088最小组态系统配置图,时钟发生器,在最小模式系统中，还需加入：1片8284A3片8282/82831片8286/8287,8088总线,总线形成后，内存和I/O接口可以和总线连接，形成微机系统。总线地址总线：A0A19数据总线：D0D7控制总线：#MEMR、#MEMW（储存器）#IOR、#IOW（I/O),四、8086/8088CPU工作时序,（一）、时序基本概念时钟周期（Clock Cycle)：时钟频率的倒数,是CPU的时间基准（T状态);（若8086的主频为5MHZ，一个时钟周期为200ns）总线周期（Bus Cycle)：CPU完成对存储器或I/O端口一次访问所需的时间；(机器周期）指令周期（Instruction Cycle)：执行一条指令所需要的时间。（一个指令周期由一个或若干个总线周期组成，总线周期覆盖了EU的内部操作过程。）,典型的总线周期Bus Cycle,微机处理器BIU与外部电路之间进行一次数据传送操作所占用的时间，包含若干个时钟周期。,空闲周期Ti,存储器读时序,CLK,M/IO,1=M,0=IO,A19/S6-,A16/S3,A19-A16,S6-S3,AD15-AD0,A15-A0,DATA IN,ALE,RD,DT/R,DEN,3）、T3状态的的前沿采样READY线，若发现其为低，则在T3周期结束后，插入一个Tw状态。以后在每个Tw周期的前沿采样READY线，只有在发现它为高电平时，才在这个Tw结束后进入T4周期。,5）、T4结束，DT/R=1，M/IO无效存储器读周期结束,2.存储器写周期,存储器写时序,AD15 AD0（AD7 AD0）在T2T4期间CPU送上欲输出的数据。,存储器写时序与存储器读时序相似，其不同点在于：,3.时序要点整个周期M/IO#表示存储操作；DT/R#表示写/读操作。有效。T1时钟周期ALE下降沿触发地址锁存，锁存后地址线才能复用。3）T2-T4周期，RD#(WR#)、DEN#信号有效，读（写）数据。上升沿读写数据。4）T3周期上升沿，CPU监测READY信号，如果没有操作完数据，则插入Tw周期，等待CPU能正确地读如或取出数据。显然，等待周期的个数取决于存储器和IO设备的读取速度。,一个总线周期一般由四个T组成。T1：输出地址；T2、T3：传送数据。若存储器或外设速度慢，可插入等待周期Tw。,若一个总线周期后不执行下一个总线周期，即总线上无数据传输操作，系统总线处于空闲状态，此时执行空闲周期。,2.5 系统总线,主要内容：概述；*总线技术，总线的基本功能；常见的系统总线；8088系统总线的结构*。,一、概述,总线：是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地址、数据和控制信息的公共通道。,地址总线（AB）数据总线（DB）控制总线（CB）,每种总线都包括,总线分类,CPU总线：CPU 其他部件系统总线：主机I/O接口外部总线：I/O接口外设（接口总线）,片内总线片外总线,按相对CPU的位置,按层次 结构,总线结构,单总线结构 简单，但总线竞争严重,现代微机的总线结构,前端总线,ISA总线,PCI总线,三、常见的系统总线,ISA（8/16位）工业标准总线，PCI（32位）外设互连总线，AGP（32位）加速图形端口，PCI-E（1位）PCI Express，高工作频率（2.5GHz），多通道（x1、x4、，x32），每时钟传送2次数据。查找资料：ISA、PCI、AGP、PCI-E分别位于系统的的哪一个部分？主要用途？,总线的主要性能指标,总线带宽（MB/s）总线数据传输率单位时间内总线上可传送的数据量总线位宽（bit）总线宽度总线能同时传送的数据位数（16/32/64）总线的工作频率（MHz）总线的时钟脉冲频率 三者之间的关系类似于高速公路上的车流量、车道数和车速的关系 总线带宽=(位宽/8)(工作频率/每个存取周期的时钟数),如ISA总线标准，总线时钟16M，每个时钟可完成2次总线操作。数据总线最大为16位。则：总线带宽=(16/8)(16/2)=16MB/s,系统总线性能指标,接口总线传送速度来描述性能。如：USB2.0的速度为12Mb/s,接口总线（外设）性能指标,8088微处理器,8088的功能结构,8086的外部数据总线宽度为16位,而8088的外部数据总线宽度为8位,16位数据要分两次传送。故称8088为准16位CPU。,内部结构不同点:8086的BIU中有一个6字节的指令队列,而8088的BIU中只有一个4字节的指令队列。当8088指令队列有1个字节空余(8086为2个字节空余)时,BIU将自动取指到指令队列。8088 中的存储器/IO控制线为 IO/M，与8086相反；,