数字逻辑第7讲(编码器和译码器).ppt
数字逻辑Digital logic,主 讲 颜俊华第七讲编码器和译码器,重 点,掌握编码器工作原理掌握译码器工作原理掌握用译码器实现逻辑函数,编码器(Encoder),编码：是指用文字、符号和数码来表示某种信息的过程。在数字系统中，由于采用二进制运算处理数据，因此通常将信息编成若干位二进制代码。在逻辑电路中，信号都是以高、低电平的形式给出。编码器：实现编码的数字电路，把输入的每个高低电平信号编成一组对应的二进制代码。,二进制编码器,二进制编码器：对二进制编码的组合电路。假设某编码器有n个输入端,I0,I1,In-1,有m个输出端Y0，Y1，Ym-1。为了不使输出发生混乱而产生错误，普通编码器规定，在任何给定的时刻，n个输入端中只能有一个有效，其余n-1个都不能出现。同时也可以知道，输入端的个数与输出端的个数有以下关系：,二进制编码器,编码器的输出代码可以是原码形式也可以是反码形式。与十进制数数值对应的二进制码为原码。把原码各位取反得到的码为反码。,二进制编码器,例：设计一个输入为8个高电平有效信号，输出为原码输出的3位二进制编码器。组合逻辑电路设计步骤？,二进制编码器,真值表,1 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 0 0 1 0 0 0 0 0 1 10 0 0 0 1 0 0 0 1 0 00 0 0 0 0 1 0 0 1 0 10 0 0 0 0 0 1 0 1 1 00 0 0 0 0 0 0 1 1 1 1,2n个输入,n个输出,二进制编码器,逻辑表达式,Y1、Y0略,二进制编码器,化简,利用约束项来化简,二进制编码器,逻辑表达式,二进制编码器,逻辑电路图（注意：与I0无关）,8线-3线编码器,二进制编码器,思考：如果用与非门实现的话，Y2、Y1、Y0的表达式该如何变？,二进制优先编码器,二进制编码器：要求任何时刻只能有一个有效输入。如果某时刻同时出现多个有效输入该如何处理？设定优先级（priority）即采用优先编码器。不是对所有有效输入信号进行编码，而是根据设计时规定好的信号优先编码顺序，选择其中相对优先级最高的输入信号进行编码。,二进制优先编码器,例：设计一个8线-3线优先编码器，在输入的8个信号I0I7中，I7的优先级最高，I6次之，依此类推，I0最低。,二进制优先编码器,真值表,二进制优先编码器,逻辑表达式,二进制优先编码器,逻辑图,8线-3线优先编码器,二进制优先编码器,思考：如果将输入和输出改为以低电平为有效信号，那么逻辑表达式是怎么样的呢？逻辑图呢？,中规模集成优先编码器,等效门符号（摩根定理）,2个74x148级联为164优先编码器,输入：由864，需8片74x148每片优先级不同（怎样实现？）保证高位无输入时，次高位才工作 高位芯片的EO端接次高位芯片的EI端,用8-3优先编码器74x148级联为64-6优先编码器,片间优先级的编码 利用第9片74x148 每片的GS端接到第9片的输入端 第9片的输出作为高3位（RA5RA3）,片内优先级片间优先级,输出：6位,8片输出A2A0通过或门作为最终输出的低3位RA2RA0,分析判定优先级电路：（利用74x148）8个_电平有效输入I0_LI7_L，_的优先级最高 地址输出A2A0，_电平有效 若输出AVALID高电平有效，则表示_,A2A1A0,AVALID,低,I0_L,至少有一个输入有效,高,设计判定优先级电路：（利用74x148）8个输入I0I7高电平有效，I7优先级最高 地址输出A2A0，高电平有效 如果没有输入有效，为111且输出IDLE有效,二-十进制优先编码器,二-十进制优先编码器：BCD码编码器真值表：教材P112 表3-9 逻辑图：教材P112 图3-12,译码器（Decoder）,译码：把代码状态的特定含义翻译过来的过程为译码。译码器：实现译码操作的逻辑电路。就是把一种代码转换为另一种代码的电路。一般说来，输出编码比输入编码位数多。,一种最常用的情况,译码器（decoder）,编码器（encoder）,译码器,设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故也称为变量译码器。,译码器,二进制译码器,0 X X 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 0 0,译码器,Y0=EN(A1 A2)Y1=EN(A1 A2)Y2=EN(A1 A2)Y3=EN(A1 A2),Yi=EN mi,2-4译码器,大规模元件的逻辑符号,译码器,例 设计一个3线-8线译码器,真值表,译码器,逻辑表达式,译码器,逻辑图,3线|8线译码器,集成二进制3-8译码器,用74x138设计4-16译码器,思路：16个输出需要 片74x138？,任何时刻只有一片在工作。4个输入中，哪些位控制片选哪些位控制输入,集成二进制3-8译码器,思考：用74x138设计 5-32 译码器32个输出需要多少片74x138？控制任何时刻只有一片工作 利用使能端5个输入的低3位控制输入5个输入的高2位控制片选 利用 2-4 译码器,用译码器和逻辑门实现逻辑函数,F=(X,Y,Z)(0,3,6,7)=(X,Y,Z)(1,2,4,5),对于二进制译码器：Yi=EN mi 当使能端有效时，Yi=mi对低电平有效输出：Yi_L=Yi 当使能端有效时，Yi_L=mi=Mi,用译码器和逻辑门实现逻辑函数,ZYX,F=(X,Y,Z)(0,3,6,7),当使能端有效时Yi=mi,用译码器和逻辑门实现逻辑函数,ZYX,F=(X,Y,Z)(0,3,6,7),=M1 M2 M4 M5,=m1 m2 m4 m5,F=(X,Y,Z)(1,2,4,5),ZYX,用译码器和逻辑门实现逻辑函数,七段显示译码器,常用的有：半导体数码管（LED）液晶数码管（LCD）,七段显示译码器,输入信号：BCD码（用A3A2A1A0表示）输出：七段码（的驱动信号）a g 1 表示亮，0 表示灭,1111110,1101101,0011111,七段显示译码器的真值表,BCD-七段显示译码器的卡诺图,BCD-七段显示译码器的卡诺图,BCD-七段显示译码器的卡诺图,BCD-七段显示译码器的卡诺图,二十进制译码器,输入：BCD码输出：十中取一码,多余的6个状态如何处理？,输出均无效：拒绝“翻译”,作为任意项处理 电路内部结构简单,二-十进制译码器,任 意 项,
