数字电子技术第三章习题.ppt
数字电子技术基础习题课教学课件,电子与信息工程学院电子信息工程教研室,辽宁工业大学,2,第3章、门电路,逻辑门电路是各种数字电路及数字系统的基本逻辑单元。本章首先介绍了半导体二极管和三极管的开关特性，同时介绍了TTL和CMOS两类集成门电路的特性，即它们的逻辑功能和外部电气特性（包括电压传输特性、输入特性、输出特性和动态特性等）。为便于合理选择和正确使用数字集成器件，必须熟悉它们的主要参数，逻辑门使用中的接口问题以及其他一些实际问题。,1.熟练掌握各种门电路的逻辑功能、符号和参数。2.正确理解以下基本概念：推拉式输出、线与、高阻态。3.熟悉各门电路的结构、工作原理、主要参数及应用中注意的问题。4.会应用各种门电路。,二、本章要求：,一、本章内容：,3,第3章、门电路,例3.1 为什么说TTL与非门的输入端在以下4种接法下都属于逻辑0：（1）输入端接地；（2）输入端接低于0.8V的电源；（3）输入端接同类与非门的输出低电压0.3V；（4）输入端通过200的电阻接地。,图3.1 输入端通过电阻接地的情况,，所以前三种情况输入都在低电平范围内，属于逻辑0。当输入端通过200W的电阻接地时，见图3.1。由电路分析得：,可见，输入电压小于关门电平，所以此种输入的接法也属于逻辑0。,三、典型例题：,4,第3章、门电路,例3.2为什么说TTL与非门的输入端在以下4种接法下，都属于逻辑1：（1）输入端悬空；（2）输入端接高于2V的电源；（3）输入端接同类与非门的输出高电压3.6V；（4）输入端接10k的电阻到地。,对于（2）和（3），输入电压都高于2V，属于逻辑1。当输入悬空时，输入PN结截止，与输入高电平使PN结截止一样，因此为逻辑1；当输入端接10kW的电阻到地时，见图3.2。,。,可见，输入电压大于2V，所以此种输入的接法也属于逻辑1。但要注意的是，在这种输入的作用下，会使T1的集电结正偏导 通、T2、T3管饱和导通，VB1=2.1V。而R的存在致使T1的发射 结也是导通的，所以输入电压Vi最终被钳制在1.4V上。,图3.2 输入端通过电阻接地的情况,5,第3章、门电路,例3.3 电路如图3.3所示，写出输出L的表达式。设电路中各元件参数满足使三极管处于饱和及截止的条件。,图3.3电路图,6,第3章、门电路,解：（a）此电路由两级逻辑门构成，第一级是与门，输出为AB；第二级是或门，输出为：L1=AB+C,（b）此电路是只有一个输入端的逻辑电路。当输入端A为低电平时，T1发射结导通，VB12.1V，D、T2截止，L2输出高电平；当输入端A为高电平时，T1发射结不通，+VCC足以使D、T2导通，L2输出低电平。由以上分析可见：,（d）此电路有两个输入端，可以分几种情况讨论其工作过程：当输入A、B均为低电平时，T1、T2都截止，L4以下部分的支路不通，输出高电平；当输入A、B一高一低时，T1、T2中有个饱和导通，L4以下部分的支路导通，输出低电平；当输入A、B均为高电平时，T1、T2都饱和导通，L4以下部分的支路导通，输出低电平。根据以上分析可得表达式：,7,第3章、门电路,图3.4,例3.4 在图3.4中，所有的门电路都为TTL门，设输入A、B、C的波形如图3.4（d）所示，试定量画出各输出的波形图。,解,8,第3章、门电路,图3.5,例3.5写出图3.5 所示电路的逻辑表达式。,解：图3.5所示为CMOS逻辑电路。,其表达式：,9,第3章、门电路,，,解：在输入S1、S0各种取值下的输出Y见下表。,10,第3章、门电路,例3.7试分析如下图所示TTL门电路的逻辑功能。,解：首先将电路划分为虚线框内的六个基本功能模块：最左边的三个“与”结构模块、中间的两个“或非”结构模块和最右边的“推拉式输出”模块，然后自左而右地逐个写出每个模块的逻辑关系式（如图中所示），最后得到,11,第3章、门电路,例3.8试分析图3.8电路的逻辑功能。,图3.8,12,第3章、门电路,解：这个CMOS电路可以划分成四个反相器和一个传输门共五个功能模 块。传输门的工作状态由和,控制，当0时传输门导通，输,；当1时传输门截止。电路图中间的一个反相,状态的控制，当0时(,1),和,同时导通，反相器工作，输出,等于。再经过输出端反相器以后得到,把上式的真值表列出即可看到，。,出等于输入的,13,第3章、门电路,例3.9在CMOS电路中有时采用图P3.9（a）（d）所示的扩展功能用法，试分析各图的逻辑功能，写出Y1Y4的逻辑式。已知电源电压VDD=10V，二极管的正向导通压降为0.7V。,(b),(c),(d),图3.9,14,第3章、门电路,题3.1 在图所示的正逻辑与门和图所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说Y和A、B之间是什么辑关系。,解:将表中的0改成1、1改成0,就得到了图电路的负逻辑真值表.如表A3.1(a)。这个真值表说明Y与A,B之间是逻辑或的关系，即Y=A+B,同理，将表中的0改成1、1改成0，就得到了图电路的负逻辑真值表，如表A3.1(b)。这个真值表表明Y和A,B之间是与的逻辑关系，即Y=AB,四、课后习题,15,第3章、门电路,题3.2 试画出图3.2中各个门电路输出端的电压波形。输入端A、B的电压波形如图中所示。,解:根据与非、或非和异或逻辑的定义，画出Y1、Y2和Y3的波形如右图所示。,16,第3章、门电路,题3.7 试分析图3.7中各电路的逻辑功能，写出输出的逻辑函数式。,解（a）电路可划分为四个反相器和一个3输入端的与非门电路，如图所示。从输入到输出逐级写出的逻辑函数式得到Y=ABC=(A+B+C)。（b）电路可划分为五个反相器电路和一个或非门电路，如图所示。从输入到输出逐级可写出输出的逻辑函数式得到Y=(A+B+C)=ABC.,17,解(c)电路可划分为三个与非门电路，一个或非门电路和两个反相器电路，如图所示。从输入到输出逐级可写出输出的逻辑函数式得到Y=(AB+CD)+INH)=(AB+CD).INH(d)电路可划分为两个反相器电路和两个传输门电路，如图所示。从电路图列出表示Y与AB关系的真值表如下。由真值表写出逻辑式A=AB+AB,第3章、门电路,（c）,（d）,18,解Y1,Y2的电压波形如图A3.8。图中用 表示高组态。,第3章、门电路,题3.8 试画出下图（a）（b）两个电路的输出电压波形。输入电压波形如图（c）所示。,19,第3章、门电路,题3.14 指出图P3.14中各个门电路的输出是什么状态（高电平、低电平 或高阻态）。已知这些门电路都是74系列TTL电路,解：Y1为低电平；Y2为高电平；Y3为高电平；Y4为低电平；Y5为低电平；Y6 为高阻态；Y7为高电平；Y8为低电平。,20,第3章、门电路,题3.15 说明图3.15中各门电路的输出时高电平还是低电平。已知他们都是74HC系列的CMOS电路。,解：Y1为高电平；Y2为高电平；Y3为低电平；Y4为低电平。,21,第3章、门电路,题3.16在图P3.16由74系列TTL与非门组成电路中，计算门 能驱动多少同样的与非门。要求 输出的高、低电平足，。与非门的输入电流为 V时输出电流最大值为，时输出电流最大值为 输出电阻 可忽略不计。,解 当 时，可求得，,当 时，可求得，,故能驱动5个同样的与非门。,图3.16,22,第3章、门电路,题3.17在图P3.17由74系列或非门组成电路中，试求 门能能驱动多少同样的或非门。要求输出的高、低电平满足，和。或非门的输入电流为 时输出电流的最大值为，时输出电流的最大值为 的输出电阻可忽略不计。,解当 时，可以求得,当 时，又可求得,故 能驱动5个同样的或非门。,图3.17,23,第3章、门电路,题3.18试说明在下列情况下，用万用表测量图P3.18的,为多少？图中的与非门为74系列的TTL电路，万用表使用5V量程，内阻为20k/V。,端得到的电压,（1）,悬空；,（2）,接低电平（0.2 V）；,（3）,接高电平（3.2）；,经51电阻接地；,经10k电阻接地。,（4）,（5）,解 这时相当于,端经过一个100k的电阻接地。假定与非门输入端多发射,极三极管发射结的导通压降均为0.7V，则有,（1）,1.4V,（2）,0.2V,（3）,1.4V,（4）,0V,（5）,1.4V,24,第3章、门电路,题3.21在图P3.21电路中,、,和C构成输入滤波电路。当开关S闭合时，,；当开关S断开时，要求门电路,，试求,和,的最大允许阻值。,系列TTL反相器，它们的高电平输入电流,，低电平输入电流,要求门电路的输入电平,的输入电压,为74LS,图3.21,解 当S闭合时,被短路，故有,当S断开时，门电路的高电平输入电流流经,和,，故得到,因此,25,第3章、门电路,题3.29 试说明下列各种门电路中哪些可以将输出端并联使用（输入端的状态不一定相同）。（1）具有推拉式输出级的TTL电路；（2）TTL电路的OC门；（3）TTL电路的三态输出门；（4）普通的CMOS门；（5）漏极开路输出的CMOS门；（6）CMOS电路的三态输出门。,解（1）、（4）不能,（2）、（3）、（5）、（6）可以。,
