欢迎来到三一办公! | 帮助中心 三一办公31ppt.com(应用文档模板下载平台)
三一办公
全部分类
  • 办公文档>
  • PPT模板>
  • 建筑/施工/环境>
  • 毕业设计>
  • 工程图纸>
  • 教育教学>
  • 素材源码>
  • 生活休闲>
  • 临时分类>
  • ImageVerifierCode 换一换
    首页 三一办公 > 资源分类 > PPT文档下载  

    数字电子技术基础简明教程总结.ppt

    • 资源ID:6165420       资源大小:1.03MB        全文页数:46页
    • 资源格式: PPT        下载积分:15金币
    快捷下载 游客一键下载
    会员登录下载
    三方登录下载: 微信开放平台登录 QQ登录  
    下载资源需要15金币
    邮箱/手机:
    温馨提示:
    用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)
    支付方式: 支付宝    微信支付   
    验证码:   换一换

    加入VIP免费专享
     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
    5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。

    数字电子技术基础简明教程总结.ppt

    数字电子技术基础简明教程,余孟尝 主编,目 录,第一章 逻辑代数基础与EDA技术的基础知识,第二章 门电路,第三章 组合逻辑电路,第四章 触发器,第五章 时序逻辑电路,第六章 脉冲产生与整形电路,第七章 数模与模数转换电路,第一章 小 结,一、数制和码制,1.数制:计数方法或计数体制(由基数和位权组成),各种数制之间的相互转换,特别是十进制二进制的转换,要求熟练掌握。,2.码制:常用的 BCD 码有 8421 码、2421 码、5421 码、余 3 码等,其中以 8421 码使用最广泛。,几种常见的 BCD 代码,练习 1 完成下列数制和码制之间的相互转换,128 16 4 2 1,512 128 64 16 8 4 2,32 8 2 1,32 4 1,16 8 4 1,二、常用逻辑关系及运算,1.三种基本逻辑运算:,与、或、非(书P9),2.四种复合逻辑运算:,与非、或非、与或非、异或,三、逻辑代数的公式和定理,是推演、变换和化简逻辑函数的依据,有些与普通代数相同,有些则完全不同,要认真加以区别。这些定理中,摩根定理最为常用。(书P12),真值表 函数式 逻辑符号,练习2 求下列函数的反函数(用摩根定理),并化简。,解,四、逻辑函数的化简法,化简的目的是为了获得最简逻辑函数式,从而使逻辑电路简单、成本低、可靠性高。化简的方法主要有公式化简法和图形化简法两种。,1.公式化简法:,可化简任何复杂的逻辑函数,但要求能熟练和灵活运用逻辑代数的各种公式和定理,并要求具有一定的运算技巧和经验。,并项法:利用公式,把两项合并起来,消去一个变量。吸收法:利用公式,吸收掉多余的乘积项。消去法:利用公式,消去乘积项中多余的因子。配项消项法:利用公式,在函数的与或式中,进行配项,消去有关乘积项。,2.图形化简法:,简单、直观,不易出错,有一定的步骤和方法可循。但是,当函数的变量个数多于六个时,就失去了优点,没有实用价值。,约束项:(无关项),可以取 0,也可以取 1,它的取值对逻辑函数值没有影响,应充分利用这一特点化简逻辑函数,以得到更为满意的化简结果。,画出函数的卡诺图。合并函数的最小项。圈大好有新意覆盖完选择乘积项,写出函数的最简与或表达式。,练习 3 用公式法将下列函数化简为最简与或式。,练习 4 用图形法将下列函数化简为最简与或式。,(1)画函数的卡诺图,(2)合并最小项:画包围圈,(3)写出最简与或表达式,1,1,1,1,1,1,1,1,解,1,1,练习 4 用图形法将下列函数化简为最简与或式。,(1)画函数的卡诺图,(2)合并最小项:画包围圈,(3)写出最简与或表达式,1,解,1,1,1,1,五、逻辑函数常用的表示方法:,真值表、卡诺图、函数式、逻辑图和波形图。,它们各有特点,但本质相同,可以相互转换。尤其是由真值表 逻辑图 和 逻辑图 真值表,在逻辑电路的分析和设计中经常用到,必须熟练掌握。,第二章 小结,一、半导体二极管、三极管和 MOS 管,是数字电路中的基本开关元件,一般都工作在开关状态。,1.半导体二极管:,是不可控的,利用其开关特性可构成二极管与门和或门。,2.半导体三极管:,是一种用电流控制且具有放大特性的开关元件,利用三极管的饱和导通与截止特性可构成 非门 和其它 TTL 集成门电路。,3.MOS管:,是一种具有放大特性的由电压控制的开关元件,利用 N 沟道 MOS 管和 P 沟道 MOS 管可构成CMOS 反相器和其它 CMOS 集成门电路。,二、分立元件门电路,主要介绍了由半导体二极管、三极管和 MOS 管构成的与门、或门和非门。,虽然,分立元件门电路不是本章的重点,但是通过对这些电路的分析,可以体会到与、或、非三种最基本的逻辑运算,是如何用半导体电子电路实现的,这将有助于后面集成门电路的学习。,三、集成门电路 本章重点,主要介绍了 CMOS 和 TTL 集成门电路,重点应放在它们的输出与输入之间的逻辑特性和外部电气特性上。,1.逻辑特性(逻辑功能):,普通功能 与门、或门、非门、与非门、或非门、与或非门和异或门。,特殊功能 三态门、OC门、OD门和传输门。,2.电气特性:,静态特性 主要是输入特性、输出特性和传输特性。,动态特性 主要是传输延迟时间的概念。,四、集成门电路使用中应注意的几个问题,工作电源,VCC=5 V,VDD=3 18 V,输出电平,UOL=0.3 V UOH=3.6 V,UOL 0 V UOH VDD,UTH=0.5 VDD,UTH=1.4 V,阈值电压,输入端串接电阻Ri,当 Ri Ron(2.5 k),输入由 0 1,在一定范围内,Ri的改变不会影响输入电平,输入端 悬空,即 Ri=,输入为“1”,多余输入端的处理,1.与门、与非门接电源;或门、或非门接地。,2.与其它输入端并联。,练习 写出图中所示各个门电路输出端的逻辑表达式。,TTL,CMOS,100,100k,=1,100,100k,=1,=1,100,100k,100,100k,=0,练习 写出图中所示各个门电路输出端的逻辑表达式。,TTL,CMOS,100,100k,100,100k,第三章 小结,一、组合逻辑电路的特点,组合逻辑电路是由各种门电路组成的没有记忆功能的电路。它的特点是任一时刻的输出信号只取决于该时刻的输入信号,而与电路原来所处的状态无关。,逻辑图,逻辑表达式,化简,真值表,说明功能,二、组合逻辑电路的分析方法,三、组合逻辑电路的设计方法,逻辑抽象,列真值表,写表达式化简或变换,画逻辑图,练习 写出图中所示电路的逻辑表达式,说明其功能,解,1.逐级写出输出逻辑表达式,2.化简,3.列真值表,0 0,0 1,1 0,1 1,1,0,0,1,4.功能,输入信号相同时输出为1,否则为0 同或。,四、常用中规模集成组合逻辑电路,1.加法器:,实现两组多位二进制数相加的电路。根据进位方式不同,可分为串行进位加法器和超前进位加法器。,2.数值比较器:,比较两组多位二进制数大小的电路。,集成芯片:,74LS183(TTL)、C661(CMOS)双全加器,两片双全加器(如74LS183)四位串行进位加法器,74283、74LS283(TTL)CC4008(CMOS)四位二进制超前进位加法器,集成芯片:,7485、74L 85(TTL)CC14585、C663(CMOS)四位数值比较器,3.编码器:,将输入的电平信号编成二进制代码的电路。主要包括二进制编码器、二 十进制编码器和优先编码器等。,4.译码器:,将输入的二进制代码译成相应的电平信号。主要包括二进制译码器、二 十进制译码器和显示译码器等。,集成芯片:,74148、74LS148、74LS348(TTL)8 线 3 线优先编码器,74147、74LS147(TTL)10 线 4 线优先编码器,集成芯片:,74LS138(TTL)3线 8线译码器(二进制译码器),7442、74LS42(TTL)4线 10线译码器,74247、74LS247(TTL)共阳极显示译码器,7448、74248、7449、74249等(TTL)共阴极显示译码器,5.数据选择器:,在地址码的控制下,在同一时间内从多路输入信号中选择相应的一路信号输出的电路。常用于数据传输中的并-串转换。,集成芯片:,74151、74LS15174251、74LS251(TTL)8 选 1 数据选择器,6.数据分配器:,在地址码的控制下,将一路输入信号传送到多个输出端的任何一个输出端的电路。常用于数据传输中的串-并转换。,集成芯片:,无专用芯片,可用二进制集成译码器实现。,练习 用二-十进制编码器、译码器、发光二极管七段显示器,组成一个 1 数码显示电路。当 0 9 十个输入端中某一个接地时,显示相应数码。选择合适的器件,画出连线图。,解,五、用中规模集成电路实现组合逻辑函数,1.数据选择器:,为多输入单输出的组合逻辑电路,在输入数据都为 1 时,它的输出表达式为地址变量的全部最小项之和,适用于实现单输出组合逻辑函数。,2.二进制译码器:,输出端提供了输入变量的全部最小项,而且每一个输出端对应一个最小项,因此,二进制译码器辅以门电路(与非门)后,适合用于实现单输出或多输出的组合逻辑函数。,六、只读存储器(ROM),1.功能:,用于存放固定不变的数据,存储内容不能随 意改写。工作时,只能根据地址码读出数据。,2.特点:,工作可靠,断电后,数据不会丢失。,3.分类:,固定 ROM(掩模 ROM)和可编程 ROM(PROM)包括 EPROM(电写入紫外线擦除)和 E2PROM(电写入电擦除)。PROM都要用专用的编程器对芯片进行编程。,七、竞争和冒险,当门电路的两个输入信号同时向相反方向变化时,输出端可能出现干扰脉冲。消除方法:加封锁脉冲、加选通脉冲、接滤波电容、修改逻辑设计等。,第四章 小 结,一、触发器和门电路一样,也是组成数字电路的基本逻辑单元。它有两个基本特性:,1.有两个稳定的状态(0 状态和 1 状态)。,2.在外信号作用下,两个稳定状态可相互转换;没有外信号作用时,保持原状态不变。,因此,触发器具有记忆功能,常用来保存二进制信息。,二、触发器的逻辑功能,指触发器输出的次态 Qn+1 与输出的现态 Qn 及输入信号之间的逻辑关系。触发器逻辑功能的描述方法主要有特性表、卡诺图、特性方程、状态转换图和波形图(时序图)。,二、触发器的分类,1.根据电路结构不同,触发器可分为,(1)基本触发器:输入信号电平直接控制。,特性方程,(2)同步触发器:时钟电平直接控制。,特性方程,同步 RS 触发器,CP=1(或 0)时有效,同步 D 触发器,(约束条件),二、触发器的分类,1.根据电路结构不同,触发器可分为,(3)主从触发器:主从控制脉冲触发。,CP 下降沿(或上升沿)到来时有效,特性方程,主从 RS 触发器,主从 JK 触发器,(4)边沿触发器:时钟边沿控制。,CP上升沿(或下降沿)时刻有效,特性方程,边沿 D 触发器,边沿 JK 触发器,2.根据逻辑功能不同,时钟触发器可分为,二、触发器的分类,(1)RS 触发器,(约束条件),(3)D 触发器,(4)T 触发器,(5)T 触发器,利用特性方程可实现不同功能触发器间逻辑功能的相互转换。,(2)JK 触发器,解,SD、RD 异步置位(置1)、复位(置0)端。,CP 上升沿触发。,CP,D,SD,RD,Q,第五章 小 结,一、时序逻辑电路的特点,数字电路,逻辑功能,组合逻辑电路,时序逻辑电路,(基本构成单元 门电路),(基本构成单元 触发器),任何时刻电路的输出,不仅和该时刻的输入信号有关,而且还取决于电路原来的状态。,1.逻辑功能:,2.电路组成:,与时间因素(CP)有关;,含有记忆性的元件(触发器)。,二、时序电路逻辑功能的表示方法,逻辑图、逻辑表达式、状态表、卡诺图、状态转换图(简称状态图)和时序图,三、时序电路的基本分析方法,实质:,逻辑图,状态图,关键:,求出状态方程,列出状态表,根据状态表画出状态图和时序图,由此可分析出时序逻辑电路的功能。,四、时序电路的基本分设计方法,实质:,状态图,逻辑图,关键:,根据设计要求求出最简状态表(图),再通过卡诺图求出状态方程和驱动方程,由此画出逻辑图。,五、计数器,1.按计数进制分:,二进制计数器、十进制计数器和任意进制计数器,2.按计数增减分:,加法计数器、减法计数器和可逆(加/减)计数器,3.按触发器翻转是否同步分:,同步计数器和异步计数器,记录输入脉冲 CP 个数的电路,是极具典型性和代表性的时序逻辑电路。,六、中规模集成计数器,功能完善、使用方便灵活,能很方便地构成 N 进制(任意)计数器。主要方法有两种:,1.用同步置 0 端或置数端归零获得 N 进制计数器,根据 N-1 对应的二进制代码写反馈归零函数。,2.用异步置 0 端或置数端归零获得 N 进制计数器,根据 N 对应的二进制代码写反馈归零函数。,当需要扩大计数器的容量时,可将多片集成计数器进行级联。如,两片16 进制集成计数器,16 16 进制计数器,两片10 进制集成计数器,10 10 进制计数器,七、其它时序逻辑电路,1.寄存器和移位寄存器,寄存器 存储二进制数据或者代码。,移位寄存器 不但可存放数码,还能对数据进行移 位操作。,移位寄存器有单向移位寄存器和双向移位寄存器。,用移位寄存器可方便地组成环形计数器、扭环形计数器和顺序脉冲发生器。,集成移位寄存器使用方便、功能全、输入输出方式 灵活。,2.读/写存储器 RAM(随机存取存储器),组成:主要由地址译码器、读/写控制电路和存储矩 阵三部分组成。,功能:可以随时读出数据或改写存储的数据,并且 读、写数据的速度很快。,种类:分为静态 RAM 和动态 RAM。,应用:多用于经常更换数据的场合,最典型的应用 就是计算机中的内存。,3.顺序脉冲发生器、可编程逻辑器件等也都是比较典型、应用很广的时序电路。,特点:断电后,数据将全部丢失。,第六章 小 结,一、555 定时器,是一种多用途的集成电路。只需外接少量阻容元件便可构成各种脉冲产生、整形电路,如施密特触发器、单稳态触发器和多谐振荡器等。,双极型(TTL)电源:4.5 16 V,单极型(CMOS)电源:3 18 V带负载能力强,二、555 定时器,1.电路组成,分压器,比较器,RS 触发器,输出缓冲,晶体管开关,2.基本功能,0,UOL,饱和,2VCC/3,111,UOL,VCC/3,饱和,2VCC/3,VCC/3,不变,不变,2VCC/3,VCC/3,UOH,截止,0,1,1,0,二、多谐振荡器,是一种自激振荡电路,不需要外加输入信号,就可以自动地产生出矩形脉冲。,多谐振荡器没有稳定状态,只有两个暂稳态。暂稳态间的相互转换完全靠电路本身电容的充电和放电自动完成。,改变 R、C 定时元件数值的大小,可调节振荡频率。,在振荡频率稳定度要求很高的情况下,可采用石英晶体振荡器。,三、施密特触发器,是一种脉冲整形电路,虽然不能自动产生矩形脉冲,却可将输入的周期性信号整形成所要求的同周期的矩形脉冲输出,还可用来进行幅度鉴别、构成单稳态触发器和多谐振荡器等。,施密特触发器有两个稳定状态,有两个不同的触发电平,因此具有回差特性。它的两个稳定状态是靠两个不同的电平来维持的,输出脉冲的宽度由输入信号的波形决定。此外,调节回差电压的大小,也可改变输出脉冲的宽度。,外接电压调节回差,施密特触发器可由 555 定时器构成,也可用专门的集成电路实现。,四、单稳态触发器,也属于脉冲整形电路,可将输入的触发脉冲变换为宽度和幅度都符合要求的矩形脉冲,还常用于脉冲的定时、整形、展宽(延时)等。,单稳态触发器有一个稳定状态和一个暂稳态。其输出脉冲的宽度只取决于电路本身 R、C 定时元件的数值,与输入信号无关。输入信号只起到触发电路进入暂稳态的作用。,改变 R、C 定时元件的数值可调节输出脉冲的宽度。,单稳态触发器可由 555 定时器构成,也可用集成的单稳态触发器实现。,第七章 小 结,一、D/A 转换器,1.功能:,将输入的二进制数转换成与之成正比的模拟电量。,2.种类:,权电阻网络、R-2R T 形电阻网络和 R-2R 倒 T 形电阻网络 D/A 转换器。,实现数模转换有多种方式,常用的是电阻网络 D/A 转换器,包括,其中以 R-2R 倒 T 形电阻网络 D/A 转换器为重点作了详细介绍,它的特点是速度快、性能好,适合于集成工艺制造,因而被广泛采用。,3.分辨率和转换精度:,与 D/A 转换器的位数有关,位数越多,分辨率和精度越高。,二、A/D 转换器,1.功 能:,将输入的模拟电压转换成与之成正比的二进制数。,2.转换过程:,采样、保持、量化、编码。,采样 保持电路,A/D转换器,采样-保持电路:,对输入模拟信号抽取样值,并展宽(保持)。,采样时必须满足采样定理,即 fs 2 fImax。,量化 对样值脉冲进行分级。,编码 将分级后的信号转换成二进制代码。,A/D 转换器:,二、A/D 转换器,3.种类:,直接转换型和间接转换型。,直接转换型 并联比较型(速度快、精度低)逐次渐近型(速度较快、精度较高),间接转换型 双积分型(速度慢、精度高、抗干扰 能力强),不论是 D/A 转换还是 A/D 转换,基准电压 VREF 都是一个很重要的应用参数,要理解基准电压的作用,尤其是在 A/D 转换中,它的值对量化误差、分辨率都有影响。,

    注意事项

    本文(数字电子技术基础简明教程总结.ppt)为本站会员(小飞机)主动上传,三一办公仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知三一办公(点击联系客服),我们立即给予删除!

    温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




    备案号:宁ICP备20000045号-2

    经营许可证:宁B2-20210002

    宁公网安备 64010402000987号

    三一办公
    收起
    展开