实时数字信号处理绪论.ppt
实时数字信号处理,绪论,数字信号处理是一门发展迅速的重要学科，涉及面越来越广泛，理论越来越深入，算法越来越复杂。数字信号处理器是实现数字信号处理的首选器件，其体系结构在设计上考虑了数字信号处理一般算法的特点。音视频媒体处理应用普及，以及对操作控制方面的要求，产生了将计算和控制有机融合在一个芯片上的趋势。新型数字信号处理器在实现复杂音视频媒体处理算法基础上，提供了完成事务管理的控制功能嵌入式媒体处理芯片对称多核媒体处理器ADSP-BF561，对称双核嵌入式媒体处理器实现更加复杂的计算和灵活的控制，更加有效的应用模式,数字信号处理基本概念,世界上有各种各样需要研究的信号。人们用感知认识世界、获取信息。人们通过各种手段改变世界。数字信号处理（Digital Signal Processing，DSP）是20世纪60年代前后发展起来的一门新兴学科。现代信号处理理论涉及到非常复杂的算法和大量的计算 增加了实时处理难度 分布式、并行计算 并行计算机系统、DSP芯片的阵列处理系统通用计算机和DSP都朝着多核发展,数字信号处理算法基本特点,乘累加（MAC）根据线性时不变离散时间系统的单位脉冲响应，系统响应可采用卷积和来计算。用差分方程描述的系统的响应计算。信号互相关函数计算离散傅立叶变换（DFT）离散余弦变换（DCT）循环,数字信号处理实现方法,理论、实现、应用1822年傅立叶级数理论研究各种应用算法和快速算法1965年快速傅立叶变换（FFT）数字信号处理的实现方法经历了一个较长的发展过程。1982，TI TMS320C10数字信号处理的实现方法1）通用计算机上软件实现。2）通用计算机系统中专用加速处理机实现。3）专用DSP芯片实现。4）通用单片机实现。5）FPGA实现。6）通用可编程DSP实现。,数字信号处理系统及特点,数字系统有如下优点：1）接口方便，符合工业标准的数字系统或设备在设计上都考虑了兼容性2）编程方便，数字器件一般具有可编程性3）稳定性好，数字系统受环境温度以及噪声的影响较小4）精度高，数字器件一般可实现16-bit、24-bit、32-bit数据，甚至更高5）可重复性好，数字系统基本上不受元器件参数变化的影响6）集成方便，数字系统中的数字部件一般都有高度规范性数字系统的突出优点使其得到了广泛应用。,数字信号处理系统及特点,设计的一般过程 事前准备阶段。确定系统性能指标、信号处理的各种具体要求。2）算法模拟阶段。一个关键是要研究有效算法，高级语言验证。例如，视频压缩算法要考虑到编码速率和编码质量，不同应用有不同要求，因为二者具有矛盾性。3）系统设计阶段。根据算法运算量、运算精度、接口、系统成本、功耗等选择硬件并设计。根据算法和所选择的器件编写程序，一般采用高级语言和汇编语言混合编程。4）系统调试阶段。硬件调试一般采用硬件仿真器、示波器、逻辑分析仪等进行。软件调试一般要借助于开发工具，如软件模拟器、开发系统等。算法调试一般采用比较法，与高级语言算法模拟结果的输出进行比较。5）运行调试阶段。各个环节的配合对整体系统实时性的影响，以及噪声、环境变化对稳定性的影响。重新设计、修改算法。,数字信号处理器基本概念,一种特别适合于进行数字信号处理运算的微处理器，或者说主要是为快速实现各种数字信号处理算法而设计的。目前，DSP芯片已广泛应用第一颗DSP芯片，1978年AMI公司发布的S28111979，Intel，商用可编程器件2920是DSP芯片的一个主要里程碑但上述两种芯片内部都没有单周期乘法器1980，NEC，uPD7720，第一个具有乘法器的商用DSP芯片。TI TMS320系列、ADI ADSP系列、Motolora的MC系列、AT&T的DSPX系列、Zoran的ZR系列、Inmos的IMSA系列、NEC的PD系列等。,数字信号处理器基本概念,TI第一代DSP芯片TMS32010及系列产品第二代DSP芯片TMS32020、TMS320C25/C26/C28等第三代DSP芯片TMS320C30/C31/C32等第四代DSP芯片TMS320C40/C44等第五代DSP芯片TMS320C5X/C54X等第六代DSP芯片TMS320C62X/C67X等ADI16位的定点DSP产品ADSP-21xx系列、Blackfin ADSP-215xx系列32位的浮点DSP产品SHARC系列、TigerSHARC系列混合信号处理DSP产品ADSP-2199X系列嵌入式电机控制DSP产品ADMC系列等,数字信号处理器基本概念,数字信号处理器基本概念,数字信号处理器基本概念,数字信号处理器技术特点,DSP芯片一般具有如下基本特点：1）一个指令周期内完成一次乘法/加法/乘累加。2）程序和数据空间分开3）片内具有快速RAM，通常可在两块中同时访问。4）具有低开销或无开销的循环及跳转的硬件支持。5）快速的中断处理和硬件I/O支持。6）具有单周期多个地址产生器。7）可以并行执行多个操作。8）支持流水线操作，使取指、译码、执行等操作可以重叠执行。指令并行、多功能单元并行、多总线等重要特点,数字信号处理器技术特点,目前DSP通用处理器的发展方向主要有：提高单个处理器的能力：高速、多总线、高精度；片内RAM容量、片外寻址能力；片上外设种类和数量；内部并行单元，ADSP-BF561有双MAC、多个视频处理单元。低电压、低功耗设计。工艺上尽量采用CMOS工艺，降低内核工作电压。设置多种节能状态。增强DSP片间互联能力：处理器阵列串行或并行地执行，加快处理速度。TMS320C40 DSP有6个8bit的通信口；ADI的SHARC系列DSP设计了多个Link口。实现单芯片上集成多个DSP内核的能力：TM320C5421 DSP内部有两个C54xCPU内核；ADSP-BF561有两个对称双核，每个可运行在600MIPS。DSP核与算法组成专用ASIC芯片DSP核与其它微控制器核集成在一起非对称双核处理器。,数字信号处理器选型依据,运算量是首要因素 运算速度运算速度与内核工作频率关系密切，决定着指令周期、MAC时间 FFT执行时间 MIPS（每秒执行百万条指令）、MOPS（每秒百万次操作）、MFLOPS（每秒百万次浮点操作）、BOPS（每秒十亿次操作）硬件资源 RAM、ROM的数量；DSP内核数量；DSP内部并行数据处理功能单元；运算精度开发工具 Visual DSP+，CCS；DSP/BIOS，VDK；函数和软件工具包，如数字滤波器、数字信号处理算法子程序；MATLAB6.5版本，TI；NI LabVIEW，ADI Blackfin嵌入式模块 其它因素价格、功耗、封装、质量标准、供货情况、生命周期等。,计算机领域的多机并行计算,计算科学与工程CSE（Computational Science and Engineering）随着计算技术和计算方法的飞速发展，几乎所有学科均趋向定量化和精确化，产生了诸如计算物理学、计算化学、计算材料学、计算力学、计算生物学、计算气象学和计算电子学等新兴学科，形成了所谓计算科学与工程CSE（Computational Science and Engineering）的计算性学科分支。计算科学（Computational Sciences）和传统的理论科学与实验科学并列成为第三门学科。大型并行机系统单指令多数据流SIMD（Single Instruction Multiple-Data）、并行向量处理机PVP（Parallel Vector Processor）、对称多处理机SMP（Symmetric Multiprocessor）、大规模并行处理机MPP（Massively Parallel Processor）、工作站机群COW（Cluster of Workstations）和分布共享存储DSM（Distributed Shared Memory）多处理机,计算机领域的多机并行计算,共享存储的SMP系统结构具有如下特性：1）对称性任何处理器均可访问任何存储单元和I/O设备2）单地址空间，好处：例如因为只有一个OS和DB等副本驻留在共享存储器中，所以仍可按工作负载情况在多个处理器上调度进程从而易达到动态负载平衡如因为所有数据均驻留在同一共事存储器中，所以用户不必担心数据的分配和再分配3）高速缓存及其一致性多级高速缓存可支持数据的局部性，而其一致性可由硬件来增强4）低通信延迟处理器间的通信可用简单的读/写指令来完成,多核计算机,摩尔定律 1965年4月，预言半导体芯片上集成的晶体管和电阻数量将每年翻一番1975年，认为芯片上集成的晶体管数量将每两年翻一番现在摩尔定律一般表述为芯片上集成的晶体管数量将每18个月翻一番问题芯片的发热量也越来越大，电流泄漏也会越来越严重，能耗却随着频率提升而加剧；回报不成正比。多核技术是一种适应发展需求的新方法 在单个核的性能差不多达到极限的情况下，通过集成多个核来一起工作来提高处理器性能。思想源头：多处理器系统 2005，多核桌面处理器 逻辑上多核处理器非常类似于前面提到的SMP并行系统，但核之间通信带宽可以做到非常高，有共享高速缓存（Cache），同时核之间的联系非常紧密。,DSP领域的多DSP并行计算,多个DSP芯片间的并行处理通过扩大并行规模而较大地增强系统的计算能力多DSP并行处理是一个综合性很强的应用领域，涉及到算法研究、VLSI设计理论、系统结构、网络拓扑等多个方面要素：处理单元（DSP）、并行处理系统结构、并行算法和任务分配方法三者紧密联系、互相依赖，任务分配和并行算法的直接影响并行处理系统的性能，芯片间的网络连接可参考并行计算机系统的各种方式，连接通道负责为各处理单元提供任务调度和数据交换。共享总线的多DSP并行处理系统 基于Link口的多DSP并行处理系统 基于SPORT的多DSP并行处理系统 基于HPI/IDMA的主从分布式多DSP并行处理系统 基于数据交换的多DSP并行处理系统,DSP领域的多DSP并行计算,共享总线的多DSP并行处理系统共享总线就是所有DSP的外部总线（地址、数据和访问控制总线）分别连接在一起，各DSP片内存储器、IOP寄存器（也映射成存储器地址）以及挂接在总线上的外部存储器、外设都作为共享资源获得总线控制权的DSP是主处理器，每个DSP都有各自的ID从处理器可以通过总线请求信号来获取外部总线控制权从而成为主处理器，主处理器可以访问从处理器资源支持这种方式的典型芯片是ADI的浮点DSP芯片ADSP2106x,DSP领域的多DSP并行计算,基于Link口的多DSP并行处理系统ADSP2106x还具有实现基于Link口的多DSP并行处理系统，属于处理器之间通过数据流相联系的并行系统各DSP用Link口连接在一起，进行通信控制和数据交换，系统结构简单、连线少、可扩展性强，可灵活组成线形、星形、环形、树形、网络型或超立方体型等多种形式各DSP之间在指令上没有关联，仅通过数据流相联系，相互的耦合作用也较低，所以称为分布式存储系统或松耦合系统,DSP领域的多DSP并行计算,基于SPORT的多DSP并行处理系统在基于SPORT的多DSP并行处理系统中，DSP一般以主从方式工作在多通道模式下，所有通信进程由主DSP芯片控制，各个从DSP芯片以TDM方式挂接在总线上，各自有唯一的通道号主DSP可任意选择某一指定通道建立双向数据通信，也可以采用“广播写”的方式同时向所有的从DSP发送数据ADSP-BF561具有这种多DSP并行的能力，有多种工作模式,DSP领域的多DSP并行计算,基于HPI/IDMA的主从分布式多DSP并行处理系统基于HPI（主机接口）/IDMA（内部DMA）口，可组成主从分布式的多DSP并行处理系统。主DSP通过译码控制模块产生接口访问控制信号，以获得外部总线控制权，管理从DSP，实现主从DSP之间的并行任务分配、访问控制以及数据、状态信息的高速交换，可组建大型星型或树型并行系统,DSP领域的多DSP并行计算,基于数据交换的多DSP并行处理系统多个DSP之间用双口RAM或网络交换机等作为数据交换的“缓冲池”，以数据缓冲池的空、满状态作为DSP间数据交换的启动标志，并以此进行DSP间的并行任务分配、状态信息交换和海量数据流传输等操作,非对称多核处理器（AMP）特点,嵌入式应用和数字信号处理应用是两个不同的应用 两者结合起来的一种典型应用就是嵌入式多媒体应用 嵌入式多媒体处理器（EMP）传统方法：微控制器和数字信号处理器共同完成MCU管理“控制域”，DSP负责“计算域”MCU适合于高效率的异步控制流，DSP适合于同步恒定速度数据流并完成数字信号处理算法。MCU厂商在保持原有控制功能外，集成了一些信号处理功能，例如指令集扩展以及MAC单元，不足之处是缺乏先进信号处理所必需的基本架构。DSP生产商也不断引入MCU功能，但在系统控制方面有所欠缺。Motorola，MPC8260 PowerQUICC II，电信和网络市场而设计的，较先进的集成通信微处理器，融合了两个CPU嵌入PowerPC内核和通信处理模块（CPM），Infineon，TC10GP和增强型TC1130是三核（TriCore）结构微处理器，设计了微控制器、DSP核、数据和程序存储器核、外围专用集成电路（ASIC）Hitachi，SH7410和SH7612 TI，OMAP5910，集成了DSP核和ARM9核,非对称多核处理器（AMP）特点,每个内核具有不同的特点，属于非对称双核处理器（AMP）每个内核运行分离的且通常是不同的任务一个内核运行嵌入式操作系统或嵌入式操作系统内核（Kernel），执行与控制相关的任务，如图形显示和覆盖功能、网络连接、与存储器接口以及整个数据流的控制另一个内核负责专门的高密度的信息处理功能，如将来自第一个内核的已压缩的音视频数据进行解码，或把从音视频接口采集到的数据进行压缩，或完成某个识别任务等这种模式可对功能类型进行划分从而允许并行设计处理，可以消除项目中对关键路径的依赖这种编程模式也有助于项目中的测试和验证，如果一个内核上的代码发生变化，对另外一个内核上已经完成的工作影响较小,对称多核处理器（SMP）的优势,ADI EMP芯片Blackfin系列处理器性价比较高，在一个统一的设计中提供了MCU和DSP功能，可以实现控制和信号处理方面的灵活划分。它可以作为100%的MCU，或100%的DSP，或两者之间的某种组合。双核EMP vs.单核EMP ADSP-BF533ADI与Intel共同开发的MSA体系结构，支持嵌入式实时操作系统uC/OS和uCLinux。32位RISC指令集、双16位MAC单元和一个8位视频处理引擎，提供了长达64位的可变长指令集，最优化后16位的操作码可以代表最常用的指令，互锁流水线和代数指令语法，受保护和未受保护两种操作模式 ADSP-BF561对称双核结构，计算能力、控制能力更强，多种开发模式即使当某个应用适合某个单内核处理器，也可以利用双内核系统来降低整体的功耗。,对称多核处理器（SMP）的优势,对称多核处理器vs.非对称多核处理器 AMP一种局限性是设计工程师必须对控制和DSP功能的共享部分进行“50/50”划分，例如一旦DSP“胜出”，MCU将不能进行计算处理8。SMP通过高速路经连接了的两个相同的处理器内核，因为两个处理器内核是相同的，可以按照应用要求进行划分，甚至划分为100%的DSP或100%的MCU工作。同时，SMP采用了一种普通的集成开发环境，只需要一组开发工具。允许其工作于几种有效模式，大体上这些模式可以分为“MCU/DSP分离”、“串行处理”和“分离处理”等。,
