电子电路设计训练(北航)exp2014verilog课件.ppt
-
资源ID：6131035
资源大小：226.49KB
全文页数：3页
- 资源格式： PPT
下载积分：15金币
|
友情提示
2、PDF文件下载后，可能会被浏览器默认打开，此种情况可以点击浏览器菜单，保存网页到桌面，就可以正常下载了。
3、本站不支持迅雷下载，请使用电脑自带的IE浏览器，或者360浏览器、谷歌浏览器下载即可。
4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩，下载后原文更清晰。
5、试题试卷类文档，如果标题没有明确说明有答案则都视为没有答案，请知晓。
|
电子电路设计训练(北航)exp2014verilog课件.ppt
1,实验二,电子电路设计训练数字部分（Verilog）,2,目的：掌握较为复杂电路设计方法。内容：练习三、利用条件语句实现计数分频时序电路+练习三的练习题练习五、用always块实现较复杂组合逻辑电路+练习五的练习题地点：新主楼F535时间：下周二(4-08日下午16、17点):27、28班下周四(4-10日晚19、20、21点):21、22班+27、28排不下下周日(4-13日下午14、15、16、17点):23、24班+21班排不下下周日(4-13日晚19、20、21点):25、26班+22班排不下,实验二,3,联系方法,李峭、何锋新主楼 F710202教研室航空电子与总线通信实验室 Avionics and Bus Communications Laboratory(ABC Lab),Verilog,
