《L门电路》课件.ppt

一、双极型三极管的结构（自学）,三极管开关电路如图所示,3.5.1 双极型三极管的开关特性,3.5 TTL门电路,二、双极型三极管的输入特性和输出特性（自学）,三、双极型三极管的基本开关电路,图3.5.1 晶体三极管开关电路,三极管替代开关,稳态时若合理选择电路的参数，即,当vI=VIH，为高电平时，使得iBIBS=VCC/RC，三极管处于饱和导通状态，输出vo VOL Vces0,为低电平；,3.5.1 双极型三极管的开关特性,当vI=VILVON(死区电压），为低电平时，使得三极管处于截止状态，输出vo VOHVCC,为高电平,其中：,硅管为0.3V,锗管为0.1V,很小，为几十欧姆,例3.5.1 电路如图所示，已知 VIH=5V，VIL=0V，=20，VCE(sat)=0.1V，试计算参数设计是否合理,3.5.1 双极型三极管的开关特性,解：基极对地电路如图所示,图3.5.3,利用戴维南定理等效成电压源的形式如图所示,图3.5.3,3.5.1 双极型三极管的开关特性,图3.5.4,其中：,等效电路如图所示，则当VIH=5V时：,3.5.1 双极型三极管的开关特性,故三极管T导通，其基极电流为,管子的临界饱和时的基极电流为,由于,3.5.1 双极型三极管的开关特性,故管子处于饱和状态，其输出为,当VIH=0V时，其,三极管T处于截止状态，则,因此参数设计合理,三极管开关状态下的等效电路如图所示,3.5.1 双极型三极管的开关特性,四、双极型三极管的开关等效电路,当三极管截止时，发射结反偏，iC0，相当开关断开；当三极管饱和时，发射结正偏，vCEVCE（sat）0，相当开关闭合。,阻值很小，忽略,五、双极型三极管的动态开关特性,在动态情况下，三极管在截止和饱和导通两种状态迅速转换时，三极管内部电荷的建立与消失都需要一定的时间，故集电极电流的变化要滞后于输入电压的变化。,3.5.1 双极型三极管的开关特性,即在开关电路中，输出电压的变化滞后于输入电压的变化，如图所示。,图3.5.7,六、三极管反相器,3.5.1 双极型三极管的开关特性,三极管反相器就是三极管的开关电路，如图所示,图3.5.8 三极管反相器,只要参数选择合理，即当vI=VIL时，T截止，输出vO=VOH为高电平；当vI=VIH时，T饱和导通，输出vO=VOL为低电平，则YA,3.5.2 TTL反相器的电路结构和工作原理,TTLTransistor-Transistor Logic(三极管三极管逻辑），TTL逻辑门就是由双极型晶体三极管构成的逻辑门电路。,TTL逻辑器件分成54系列和74系列两大类，其电路结构、逻辑功能和电气参数完全相同。不同的是54系列工作环境温度、电源工作范围比74系列的宽。74系列工作环境温度为00C 700C,电源电压工作范围为5V5%；而54系列工作环境温度为550C+1250C,电源电压工作范围为5V10%.,54系列和74系列按工作速度和功耗可分成下面4个系列：,(a)标准通用系列：,国产型号为CT54/74系列，与国际上SN54/74系列相当，部标型号为T1000系列,国产型号为CT54H/74H系列，与国际上SN54H/74H系列相当，部标型号为T2000系列,(c)肖特基系列：,国产型号为CT54S/74S系列，与国际上SN54S/74S系列相当，部标型号为T3000系列,(d)低功耗肖特基系列：,国产型号为CT54LS/74LS系列，与国际上SN54LS/74LS系列相当，部标型号为T4000系列,(b)高速系列：,3.5.2 TTL反相器的电路结构和工作原理,不同系列的同一种逻辑门，结构上略有差异，目的是为了提高逻辑门的工作速度，降低功耗，如为了改进74系列的工作速度，则采用达林顿管（74H系列）、肖特基管（74S系列）；为了降低功耗，采用小电阻。但这些差异不影响电路功能的分析。,一、电路结构,3.5.2 TTL反相器的电路结构和工作原理,其电路如图所示，它是由T1、R1和D1组成输入级、由 T2、R2和R3组成倒相级、由T4、T5、R4、D2组成推拉式输出级构成的。,图3.5.9 TTL反相器的电路,设：VCC5V，VIH3.4V VIH3.4V，PN结的导通压降为 VON0.7V,当vIVIL0.2V时,3.5.2 TTL反相器的电路结构和工作原理,T1导通,T2截止,D2导通,voVOHVCC IC2R22VON 3.4V,输出为高电平,当vIVIH3.4V时,3.5.2 TTL反相器的电路结构和工作原理,T1截止,T2导通,D2截止,voVOLVCE（sat）0.2V,输出为低电平,则输出和输入的逻辑关系为,特点：,3.5.2 TTL反相器的电路结构和工作原理,T1处于“倒置”状态，其电流放大系数远远小于1,.推拉式输出结构,由T4和T5构成TTL反相器推拉式输出，在输出为高电平时，T4导通，T5截止；在输出为低电平时，T4截止，T5导通。,由于T4和T5总有一个导通，一个截止，这样就降低输出级的功耗，提高带负载能力。,当输出为高电平时，其输出阻抗低，具有很强的带负载能力，可提供5mA的输出电流,3.5.2 TTL反相器的电路结构和工作原理,当输出为低电平时。其输出阻抗小于100,可灌入电流14mA，也有较强的驱动能力。,二极管D1是输入级的钳位二极管，作用：a.抑制负脉冲干扰；b.保护T1发射极，防止输入为负电压时，电流过大，它可允许最大电流为20mA。,二、电压传输特性,3.5.2 TTL反相器的电路结构和工作原理,TTL反相器输出电压随输入电压变化的曲线，称为电压传输特性，如图所示,图3.5.10 TTL反相器的电 压传输特性,a.AB段：,图3.5.10 TTL反相器的电 压传输特性,3.5.2 TTL反相器的电路结构和工作原理,b.BC段：,图3.5.10 TTL反相器的电 压传输特性,3.5.2 TTL反相器的电路结构和工作原理,c.CD段：,图3.5.10 TTL反相器的电 压传输特性,3.5.2 TTL反相器的电路结构和工作原理,d.DE段：,图3.5.10 TTL反相器的电 压传输特性,3.5.2 TTL反相器的电路结构和工作原理,三、输入噪声容限,3.5.2 TTL反相器的电路结构和工作原理,从电压传输特性看，当输入电压vI偏离正常低电平（0.2V）升高，在一定范围内，输出高电平并不立刻改变。同样当输入电压偏离正常高电平（3.4V）降低，在一定范围内，输出低电平并不立刻改变,图3.5.10 TTL反相器的电 压传输特性,在保证输出高、低电平基本不变（或者说变化大小不超出允许范围）的条件下，输入电平的允许波动的范围称为输入端抗干扰容限（噪声容限）。分为输入为高电平噪声容限VNH和输入为低电平噪声容限VNL。,计算方法与CMOS电路一样，如图所示，其输入高电平噪声容限VNH和输入低电平噪声容限VNL的计算方法为,3.5.2 TTL反相器的电路结构和工作原理,图3.5.11 TTL反相器噪声容限的计算,3.5.3 TTL反相器的静态输入特性和输出特性,对于TTL反相器，输入电流随输入电压的变化关系，称为输入特性，其输入端的等效电路如图所示。,一、输入特性,a.当输入为低电平时，即vI0.2V，若VCC5V，则TTL反相器的输入电流为,3.5.3 TTL反相器的静态输入特性和输出特性,当vI0时,此电流IIS称为输入短路电流，在TTL门电路手册中给出，由于和输入电流值相近，故分析和计算时代替IIL。,b.当输入为高电平时，即vI3.4V，T1发射结截止，处于倒置状态，只有很小的反向饱和电流IIH，对于74系列的TTL门电路，IIH在40A以下,TTL反相器的静态输入特性如图所示,3.5.3 TTL反相器的静态输入特性和输出特性,D1导通,输入低电平,输入高电平,二、输出特性,3.5.3 TTL反相器的静态输入特性和输出特性,对于TTL反相器，输出电压与输出电流的关系，称为输入特性，其输入端的等效电路如图所示。分为高电平输出特性和低电平输出特性。,1.高电平输出特性,当输出为vOVOH时，T4、D2导通，T5截止，等效电路如图所示,图3.5.14 输出高电平等效电路,其高电平输出特性曲线如图所示,3.5.3 TTL反相器的静态输入特性和输出特性,图3.5.15输出高电平特性曲线,在 iL 5mA时，T4进入饱和状态，输出电压vo随负载电流变化几乎线性下降。由于功耗限制，手册上的高电平输出电流要远小于5mA，74系列最大为 IOH（max）0.4mA,2.低电平输出特性,3.5.3 TTL反相器的静态输入特性和输出特性,当输出为vOVOL时，T4、D2截止，T5导通，等效电路如图所示,图3.5.16输出高电平等效电路,其低电平输出特性曲线如图所示,3.5.3 TTL反相器的静态输入特性和输出特性,图3.5.16输出高电平等效电路,图3.5.17 输出低电平特性曲线,3.扇出系数（Fan-out）的计算,3.5.3 TTL反相器的静态输入特性和输出特性,扇出系数就是一个门电路驱动同类型门电路的个数。也就是表示门电路的带负载能力。,对于图3.5.18 所示电路，G1门为驱动门，G2、G3为负载门，N为扇出系数。当输出为低电平时，设可带N1个非门，则有,实际方向,当输出为低电平时，设可带N2个非门，则有,3.5.3 TTL反相器的静态输入特性和输出特性,则取Nmin N1，N2,由于门电路无论是输出高电平还是低电平时，均有一定的输出电阻，故输出电压都要随负载电流的改变而发生变化。这种变化越小，说明门电路带负载的能力越强。有时用输出电平的变化不超过某一规定值时允许的最大负载电流来表示门电路的带负载能力。,例3.5.2 如图所示电路中，已知74系列的反相器输出高低电平为VOH3.2V,VOL0.2V，输出低电平电流为IOL（max）16mA，输出高电平电流为IOH（max）4mA，输入低电平电流IIL1mA，输入高电平电流IIH40A，试计算门G1可带同类门的个数,3.5.3 TTL反相器的静态输入特性和输出特性,图3.5.18 扇出系数的计算,解：当G1输出为低电平时，有,当G1输出为高电平时，有,3.5.3 TTL反相器的静态输入特性和输出特性,图3.5.18 扇出系数的计算,故取N10，即门G1可带同类门的个数为10个,四、输入端的负载特性,在实际使用时，有时需要在输入端和地之间或输入端和信号源低电平之间接入电阻RP。如图所示,由图可知，RP上的压降即为反相器的输入电压vI，即,在RPR1（较小）的条件下，vI随RP几乎线性上升。但当vI上升到1.4V以后，T2和T5的发射结同时导通，将vB1钳位在2.1V左右，此时vI不再随RP的增加而上升。,3.5.3 TTL反相器的静态输入特性和输出特性,TTL反相器输入端负载特性曲线如图所示。,故一般对于TTL门电路，若输入端通过电阻接地，一般当RP0.7K时，构成低电平输入方式；当RP1.5K时，构成高电平输入方式。,3.5.3 TTL反相器的静态输入特性和输出特性,例3.5.3 电路如图所示，试写出各个电路输出端的表达式。,解：,3.5.3 TTL反相器的静态输入特性和输出特性,解：vo1=VOH时，若使vI2 VIH（min），则,3.5.3 TTL反相器的静态输入特性和输出特性,例3.5.4 在图所示电路中，为保证门G1输出的高低电平能正确地传送倒门G2地输入端，要求当vo1=VOH时，vI2 VIH（min）；当vo1=VOL时，vI2 VIL（max）。试计算RP最大允许值。已知G1、G2均为74系的TTL反相器，VCC5V，VOH3.4V,VOL0.2V,VIH（min）2.0V，VIL（max）0.8V，IIH40A，IIL40A,当vo1=VOL时，G2门的输入管T1导通，如图所示，若使 vI2 VIL（max），则,3.5.3 TTL反相器的静态输入特性和输出特性,故取RP0.69k,练习：电路如图所示，试写出各输出端的逻辑式,3.5.3 TTL反相器的静态输入特性和输出特性,3.5.4 TTL反相器的动态特性（自学）,一、传输延迟时间,信号通过一级门电路的延迟时间称为平均传输延迟时间，它是表示门电路工作速度的重要指标。如图所示,图3.5.26 TTL反相器的动态波形,tPHL输出信号下降到Vm/2 相对于输入信号上升到 Vm/2 之间的延迟时间,tPLH输出信号上升到Vm/2 相对于输入信号下降到 Vm/2 之间的延迟时间,二、交流噪声,3.5.4 TTL反相器的动态特性（自学）,当输入信号为窄脉冲，且接近于tpd时，输出变化跟不上，变化很小，因此交流噪声容限远大于直流噪声容限。,（a）正脉冲噪声容限,图3.5.27 正脉冲噪声容限,将输出为高电平由额定值降到2.0V时输入正脉冲的幅度称为正脉冲噪声容限，如图所示,（b）负脉冲噪声容限,3.5.4 TTL反相器的动态特性（自学）,图3.5.28 负脉冲噪声容限,将输出为低电平由额定值上升到0.8V时输入负脉冲的幅度称为负脉冲噪声容限，如图所示,三、电源的动态尖峰电流,3.5.4 TTL反相器的动态特性（自学）,1.两种状态下电源负载电流不等（空载情况下),2、动态尖峰电流,3.5.4 TTL反相器的动态特性（自学）,3.5.5 其他类型的TTL与非门,一、其他逻辑功能的门电路,1.与非门,电路如图所示,工作原理：,3.5.5 其他类型的TTL与非门,故：,注意：,1.由于与非门电路结构和电路参数与反相器相同，故反相器的输出特性也适用于与非门；,3.5.5 其他类型的TTL与非门,2.在计算与非门每个输入端的输入电流时，应根据输入端的不同工作状态分别对待。当把两个输入端并联使用时，如图所示。等效电路如（b）,若输入端接低电平时，输入电流的计算和反相器相同，即,若输入端接高电平，T1的两个发射结反偏，故输入电流为单个输入端高电平输入电流的2倍。,例3.5.5 如图所示电路，已知TTL与非门的参数为IOH0.5mA，IOL8mA，IIL0.4mA，IIH40A，问可以驱动多少个同类逻辑门？,解：设输出为高电平时，可以带N1个同类逻辑门，则,2N1IIHIOH,设输出为低电平时，可以带N2个逻辑门，则,N2IILIOL,故取N12,3.5.5 其他类型的TTL与非门,2.或非门,如图为TTL或非门的电路，其输出为,3.5.5 其他类型的TTL与非门,图3.5.32 TTL或非门的电路,3.与或非门,3.5.5 其他类型的TTL与非门,与或非门电路如图所示，,图3.5.33 与或非门电路,与或门相比，输入管T1和T1都是多发射极的三极管，构成与门电路，其输出为,4.异或门,异或门电路如图所示，则,注：与门和或门是在与非门和或非门的基础上加了一级反相器构成。,3.5.5 其他类型的TTL与非门,二 集电极开路与非门（OC门 Open Collector Gate）,1.推拉式输出电路结构的局限性：,与OD门一样，为了实现线与构，TTL与非门也可以采用集电极开路的形式,3.5.5 其他类型的TTL与非门,如图所示将推拉式TTL与非门的输出端并联，则当某一门的输出端为低电平，如Y2=0,则当Y1=1时，会有G1门的电流通过G2门的T5管，这个电流远远超过正常工作电路，有可能使T5管损坏,图3.3.35,3.5.5 其他类型的TTL与非门,输出电平不可调 负载能力不强，尤其是高电平输出 输出端不能并联使用,为了使TTL与非门能实现线与功能，把输出级的去掉T3、T4管，使T5管的集电极开路，就构成集电极开路门，即OC门。,推拉式输出电路结构的局限性,图3.3.35,2.OC门的结构特点,图3.3.36,如图所示为OC门的电路和结构和符号，输出管的集电极开路,3.5.5 其他类型的TTL与非门,工作时需外接负载和电源，如图所示,3.5.5 其他类型的TTL与非门,若利用OC门实现线与功能，则将几个OC门的输出并联起来用一个上拉电阻即可，如图所示,图3.3.38,3.线与的实现,工作原理：,3.5.5 其他类型的TTL与非门,对于图所示电路，只有Y1、Y2有一个为低电平，Y即为低电平；只有Y1、Y2同时为高电平，Y才为高电平；即,图3.5.39,4、外接负载电阻RL的计算,3.5.5 其他类型的TTL与非门,外接电阻RL的取值合适与否，决定驱动门输出电平是否在允许值之内,当输出为高电平时，所有的驱动管都截止。RL取值不能太大，否则VOH会降低，小于VOH（min），如图所示,a.驱动管输出为高电平时,则,3.5.5 其他类型的TTL与非门,其中n驱动管的个数 m负载管输入端的个数IOH每个OC门T5管截止时的漏电流；IIH负载门每个输入端的高电平输入电流,b.驱动管输出为低电平时,3.5.5 其他类型的TTL与非门,当驱动管输出为低电平时，若只有一个驱动门的T5管导通，则RL取值不能太小，否则VOL会提高，大于VOL（max），如图所示则：,其中：m负载管短路电流的个数；IOLOC门T5管导通时的电流；IIL负载门每个输入端的短路输入电流,4.OC门的应用,a.实现与或非逻辑线与,如图的线与电路，其输出为,实现电路比较简单,3.5.5 其他类型的TTL与非门,图3.5.38,b.电平转换,与OD门一样，由于OC门的高电平可以通过外加电源改变，故它可作为电平转换电路。,c.实现数据采集,如图3.5.43,可实现母线（总线）的数据的接收和传送,一般TTL与非门的电平为0 3.6V,若需要逻辑电平为0 12V的逻辑电平，只要将负载电阻接到12V电源即可，其电路如图所示,3.5.5 其他类型的TTL与非门,例3.5.6 试为图电路中的外接电阻RL选定合适的阻值。已知G1、G2为OC门，输出管截止时的漏电流为IOH200A，输出管导通时允许的最大负载电流为IOLmax16mA。G3、G4和G5均为74系列与非门，它们的低电平输入电流为IIL1mA，高电平输入电流为IIH40A。，要求OC门的高电平VOH3.0V，低电平VOL0.4V.,解：当输出为高电平时,当输出为高电平时,3.5.5 其他类型的TTL与非门,例2.3.4 如图所示电路，各门均为TTL电路，输出高电平为VOH3.6V，VOL0.3V。电压表满量程为50V，内阻为20K/V，试问对应给定输入信号A、B、C的取值（如表一)，开关S断开和闭合时V1和V2的值。,3.5.5 其他类型的TTL与非门,则当S断开时，相当此端加高电平，T2、T5导通，将T1的基极电位钳位在2.1V，故V12.1-0.7=1.4V；当S闭合时，若此端输入为低电平，则相应的be结导通，将T1的基极电位钳位在0.3+0.7=1V，故V11-0.7=0.3V；此端输入为高电平则与S断开相同,解：对于门G2的输入端可以用图所示电路来等效,3.5.5 其他类型的TTL与非门,故对应的输入输出如表二,3.5.5 其他类型的TTL与非门,三、三态TTL与非门（TSLThree State Logic Gate）,三态TTL与非门又叫三态门，它是在普通与非门电路的基础上附加控制电路构成的。其特点是除了输出高、低电平两个状态外，还有第三种状态，即高阻状态。,其典型电路如图所示,它与普通与非门电路的主要差别是输入级多了一个使能端EN和一个二极管D。,图3.5.46,3.5.5 其他类型的TTL与非门,1.电路结构,其逻辑符号及逻辑功能如图所示，控制端为低电平有效,图3.5.47,图3.5.46,3.5.5 其他类型的TTL与非门,2.工作原理,（1）当EN0时，P1，D截止，与非门为正常工作状态，即,（2）当EN1时，P0，D导通，T4截止；而P0使得T1导通，T2、T5截止，与非门为高阻态，即YZ,图所示是控制端为高电平有效的三态门，其符号如图所示,3.5.5 其他类型的TTL与非门,（1）当EN1时，P1，D截止，与非门为正常工作状态，即Y（AB）,（2）当EN0时，P0，D导通，T4截止；而P0使得T1导通，T2、T5截止，与非门为高阻态，即YZ,3.三态门的用途,3.5.5 其他类型的TTL与非门,图3.5.51 总线结构,图3.5.50 数据的双向传输,TTL三态门除了电平转换，也可以构成数据的双向传输和总线结构，如图和图所示,电路如图所示，试用表格方式列出各门电路的名称、输出逻辑式及当ABCD1001时各输出逻辑函数的取值。,练习：,3.5.5 其他类型的TTL与非门,答案：,3.5.5 其他类型的TTL与非门,3.5.6 TTL电路的改进系列(自学）,为了满足用户的要求，即提高工作速度和降低功耗两个方面，在74系列逻辑门电路的基础上，出现了74H系列、74S系列、74LS系列、74AS系列和74ALS系列。下面简单介绍它们的电路结构和电气特性。,门电路的综合性能指标dp积：,将传输延迟时间tpd和功耗P的乘积称为dp积，即,对于门电路，dp值越小越好，说明门电路速度快，功耗低。,3.5.6 TTL电路的改进系列(自学）,一、高速系列74H/54H（High-Speed TTL）,1.电路结构的改进：,a.是输出级采用达林顿结构（减小输出电阻Ro）,b.所有的电阻阻值降低了将近一倍,电路如图所示,标准74系列,3.5.6 TTL电路的改进系列,2.性能特点,与74系列相比采用达林顿管，其提高，输出高电平时输出电阻减小，缩短对负载电容的充电速度；电阻的减小使得电平的转换加快，故其平均传输延迟时间比74系列门电路缩短一半，通常为10ns以内。但电阻减小又使得功耗增大,二、肖特基系列74S/54S（Schottky TTL）,3.5.6 TTL电路的改进系列,图3.5.54,电路如图所示,a.在74S系列的门电路中采用抗饱和三极管（或称为肖特基三极管）。是由普通的双极型三极管和势垒二极管（SBDSchottky Barrier Diode)组合而成。,1.电路结构的改进,由于势垒二极管SBD的开启电压很低，只有0.3V0.4V，故三极管的集电结（bc结）正向偏置后，SBD先导通，并把bc结电压钳位在0.3V0.4V。而且从基极流过来的过驱动电流也从SBD分流，从而有效地制止三极管进入过饱和状态。从而提高管子的开关速度，降低传输延迟时间,3.5.6 TTL电路的改进系列,3.5.6 TTL电路的改进系列,b.用有源泄放电路代替74H系列中的R3，加快输出管T5的导通和截止，从而缩短了电路的传输延迟时间；,图3.5.54,c.引进有源泄放电路可以改善门电路的电压传输特性，没有线性区,如图 所示。,图3.5.55,d.减小电阻值，功耗增加；由于T5为浅饱和，故低电平升高。,三、低功耗肖特基系列74LS/54LS（Low-Power Schottky TTL）,3.5.6 TTL电路的改进系列,电路如图所示(P137)。,1.电路结构的改进：,a.仍然采用抗饱和三极管和有源泄放电路；,b.用肖特基二极管SBD代替多发射极三极管；,c.为了加快管子的开关速度，增加了D3和D4两个SBD管子。,d.大幅度提高电路中各个电阻的阻值，另将R5接地改为接到输出端。,2.74LS系列的优点,传输延迟时间短,功耗降低,3.5.6 TTL电路的改进系列,1.74AS系列（Advanced Schottky TTL）：,2.74ALS系列（Advanced Low-Power Schottky TTL）,为了降低延迟功率积（dp积），采用较高阻值电阻，缩小器件的尺寸，在电路也做了局部的改进。其dp积是74系列门电路中最小的一种。,电路和74LS系列相似，但采用低阻值电阻，故传输延迟时间较短，工作速度提高。但功耗要74LS系列的大些。,四、74AS和74ALS系列,注：在不同系列的TTL器件中，只要器件型号的后几位数码相同，则其逻辑功能、外形尺寸、引脚排列就完全相同。,3.6 其他类型的双极型数字集成电路*（自学）,DTL：输入为二极管门电路，速度低，已经不用HTL：电源电压高，Vth高，抗干扰性好，已被CMOS替代ECL：非饱和逻辑，速度快，用于高速系统I2L：属饱和逻辑，电路简单，用于LSI（大规模集成电路）的内部电路,3.7 BiCMOS电路*（自学）,3.8 TTL电路与CMOS电路的接口*,由于现在大规模集成电路中，存在着TTL和CMOS两种逻辑电路，故经常会遇到两种电路连接问题，即TTL和CMOS 电路的接口问题。,对于图所示电路，无论何种门作为驱动门，都必须为负载门提供合乎标准的高、低电平和足够的驱动电流。即要满足下列各式：,其中n和m分别为负载电流中IIH、和IIL的个数。,一 用TTL电路驱动CMOS电路,1.用TTL电路驱动4000系列和74HC系列CMOS电路,表所示为部分TTL电路系列和CMOS电路系列的参数,3.8 TTL电路与CMOS电路的接口*,由表中可以看出,3.8 TTL电路与CMOS电路的接口*,解决的方法：在TTL电路的输出端与电源之间接入上拉电阻,a.在CMOS电路电源电压较低时，其电路可采取图所示电路,则,其中IO为TTL电路输出级T5管截止时的漏电流,由于IO和IIH都很小，只要RU不是足够大，可以做到,3.8 TTL电路与CMOS电路的接口*,b.在CMOS电路的电源电压较高时,此时CMOS电路要求的VIH（min）比较高，超过TTL电路输出端能承受的电压，故应采取TTL的集电极开路（OC门），其上拉电阻RU的计算与OC门的相同。,2.用TTL电路驱动74HCT和74AHCT系列的CMOS门电路,74HCT系列为高速CMOS电路，通过工艺和设计的改进，使得输入高电平的值VIH（max）降至2V，故满足上述驱动要求，不许外加任何元器件。,3.8 TTL电路与CMOS电路的接口*,二 用CMOS电路驱动TTL电路,1.用74HC/74HCT系列CMOS电路驱动74系列TTL电路,由表可知，用74HC/74HCT系列CMOS电路驱动74系列TTL电路能满足,3.8 TTL电路与CMOS电路的接口*,三、当驱动门的电流不能满足负载要求时：,如用4000系列的CMOS门驱动TTL门时，其输出低电平最大电流（0.51mA）小于TTL门的最大输入低电平电流（1.6mA），即,3.8 TTL电路与CMOS电路的接口*,可采取的措施为,a.将同一封装内的门电路并联使用，如图所示,b.在CMOS电路的输出端增加一级CMOS驱动器,3.8 TTL电路与CMOS电路的接口*,如图所示，在4000系列的CMOS与非门后面接一个同相输出的CC4010，其输出低电平电流为IOL3.2mA，可驱动2个74系列的TTL门电路；驱动门也可选择漏极开路门，如CC40107，其输出低电平电流为IOL16mA，可驱动10个74系列的TTL门电路,c.使用分立元件实现电流扩展,3.8 TTL电路与CMOS电路的接口*,电路如图所示。,只要参数选择合适，可以使,同时满足,且要使三极管放大器输出的高、低电平也符合要求。,例试分析图（a）、（b）所示电路的逻辑功能，写出Y1、Y2的逻辑表达式。图中均为CMOS门电路，并说明可否用于TTL门电路。,解：对于图2.8.5(a）所示电路本电路是CMOS与非门扩展输入端的一种方式。,其Y1的逻辑表达式为,3.8 TTL电路与CMOS电路的接口*,对于图3.8.6(b）所示电路是CMOS或非门扩展输入端的一种方式,其Y2的逻辑表达式为,*CMOS门电路的输出电压范围比较宽，即可以驱动CMOS门电路，也可以通过电平移动驱动TTL门电路。但若改成TTL门电路进行扩展，则由于输出高电平为3.6V左右，采用这种方式扩展不能满足驱动TTL电路的要求。,3.8 TTL电路与CMOS电路的接口*,图（c）也是两种输入端扩展方式，其输出和前面相同,3.8 TTL电路与CMOS电路的接口*,例3.8.2 电路如图所示，由电阻Rb、Rc和三极管T构成了CMOS与非门驱动TTL门电路的接口电路。要求三极管输出高电平vo3.5V，输出低电平vo0.3V。已知CMOS门输出高电平VOH4.7V,高电平输出电流IOH0.15mA；输出高电平VOL0.7V，低电平输出电流IOL0.5mA。TTL输入高电平电流IIH40A，输入高电平电流IIL1.4mA,3.8 TTL电路与CMOS电路的接口*,求：（1）Rb的最小值；（2）若Rb40k，求Rc的取值范围。,解：（1）当CMOS门输出为高电平时，应使三极管处于饱和导通状态，即VBE0.7V，则有,3.8 TTL电路与CMOS电路的接口*,VOH,(2)若Rb40k,则驱动门输出高电平时，基极电流为,3.8 TTL电路与CMOS电路的接口*,若使T处于饱和状态，则集电极电流为,当CMOS输出为低电平时，使三极管T处于截止状态，则集电极电流为,3.8 TTL电路与CMOS电路的接口*,则有,故Rc的取值范围为,四、集成逻辑门使用中的几个问题,1.多余输入端的处理,a.将多余端和使用的输入端并联使用,注：这种方法对ECL门使带负载能力下降，对于CMOS门可降低工作速度，增加功耗。,b.将多余端悬空或剪掉,注：对于TTL门电路，由于输入阻抗小，影响不大；对于CMOS门、ECL门，会使电路不能稳定工作,c.依照逻辑门的功能将多余端接固定的电平，如对于与门和与非门，多余端可接高电平；而或门和或非门可接低电平，,3.8 TTL电路与CMOS电路的接口*,2.逻辑电平的匹配,对于一个数字系统，为了使性价比最佳，常常会采用不同类型的器件，比如TTL和CMOS，这样在这些器件之间存在着逻辑电平的配合问题,方法是接上拉电阻或利用OC门来进行电平转换，现在有现成的各类电平转换电路供用户选择,3.负载能力的匹配,采用不同类型器件的数字电路也要考虑各种各种类型门电路的驱动能力匹配问题。在满足电平匹配的情况下，TTL门电路的驱动电流大，可以直接驱动CMOS门。而CMOS门的驱动电流很小，不能直接驱动TTL门。,采用的方法是使用专门的接口电路。注意：同一类型不同系列的逻辑门也要注意器件使用配合的问题,3.8 TTL电路与CMOS电路的接口*,作 业,题3.7（d）题3.8 题3.10 题 3.11 题3.14 题3.15 题3.16 题3.17 题3.23 题3.26 题3.28,