电子秒表的设计与制作.ppt

电子秒表的设计与制作,张长命,目的,利用数电课程中学习的单元逻辑电路和逻辑门，设计电子秒表，了解计数器、显示器、译码器、触发器、单稳电路、多谐振荡器的原理及应用，熟悉仪器设计、安装、调试的基本方法和步骤。,1 设计要求,a）利用逻辑电路设计两位电子秒表，实现9.9秒计时。b）设计两个按钮，控制“启动”和“停止”操作。也可设计单按钮，按一下“启动”，再按一下“停止”。,2 任务,a）方案选择与论证。方案的原理框图，单元电路设计与计算说明，元器件选择和电路参数计算说明，画出总体电路图。b）利用Multisim等仿真软件，进行仿真分析。c）利用Protel99、Altium Designer等软件画出原理图、印制电路板（pcb）图。d）电路安装（面包板）、调试。e）写课程设计报告。,3、时间安排,a）电路设计1 3天。b）电路安装1天。c）调试1天。d）课程设计报告13天。,4 总体方案设计,5 单元设计,5.1 多谐振荡器 采用555时基电路组成多谐振荡器，产生50Hz的脉冲信号，周期为20ms。,参数计算：振荡周期T=20ms=0.02s计算公式：T=0.7(R1+2R2)C 占空比q=（R1+R2）/（R1+2R2），取C=0.33F，0.7(R1+2R2)x0.33x10-6=20 x10-3 R1+2R2=20 x103/0.7x0.33=86.58x103 取占空比q=3/4，R1=2R2 R2=86.58x103/4=21.645K 取标称值R2=20K R1=86.58K-40K=46.58K 考虑到元器件的误差，R1用一个固定电阻和一个电位器代替，对振荡周期进行微调。R1取标称值39K，电位器取10K。C2为滤波电容，取0.01F。,5.2 0.1秒脉冲发生器,五进制计数器对多谐振荡器产生的20ms脉冲计数，输出5X20ms=0.1秒脉冲，采用二-五-十进制计数器74LS90，按五进制计数器接线对多谐振荡器输出的20ms脉冲计数，由于该芯片无进位端，计够5个数时Q3=1，计第6个数时Q2清零，故用Q3作为进位端，输出0.1秒脉冲。,图3 0.1秒脉冲发生器,5.3 启动/停止电路,设置两个按键，分别控制电子秒表的启动或停止。由与非门组成基本RS触发器，两按键分别控制R、S端，使触发器复位或置位。采用置位启动方式，Q端控制门开关，为高电平时打开门输出计数脉冲，开始计数。低电平时关闭门，禁止计数脉冲输出。启动计数时应同步清空计数器，因此，采用Q输出清零脉冲。,5.4 复位电路,由RS触发器输出的清零信号是低电平信号，而计数器需在启动时复位，启动后输入脉冲时计数，因此需将复位电平转换成复位脉冲，其宽度既能满足计数器复位的需要，又低于计数脉冲周期，保证启动后准确计数。计数值在停止计数时应保持，因此又要求停止计数时不清零。,根据以上分析，采用微分电路将清零信号下跳沿转换成微分脉冲，其幅度应大于门电路的阈值电压VT。再由单稳触发器将微分脉冲转换成宽度满足要求的复位脉冲。74LS90的功能表可知，R端为高电平时复位，低电平时计数。因此，用非门将V01反相输出V0，送至74LS90的R端，清零后保持计数状态。,输出脉冲宽度应远小于计数脉冲，选C=4700P，R=470,tw=0.85RC=0.85x470 x4700X10-12=1.88s,远小于20ms的脉冲宽度，不影响计数。单稳触发器用窄脉冲触发，要求触发脉冲宽度小于输出脉冲宽度，采用微分电路，既要保证微分脉冲足够窄，又要保证稳态时门输入为高电平。选择分压电阻为1.5K和1K，分压VI2=5x1K/(1.5K+1K)=2V，大于高电平最小值1.8V，满足稳态时门输入为高电平。设清零信号高电平为3.6V，稳态时电容C上电压值VC=1.6V，清零信号变为低电平0.3V时，选微分电容510P，充电时间常数1.5Kx510 x10-12。,5.5 计数器,2位电子秒表第一位显示单位为0.1秒，第二位显示单位为秒，均为逢十进一，需两个十进制计数器，为遵循元器件种类最少原则，同样采用74LS90，根据真值表组成十进制计数电路如图所示。,5.6 译码及显示,译码选用74LS48，配合共阴极七段数码显示，计数显示译码器输入直与计数器输出相连，原理电路如图所示。,