电工与电子技术门电路与组合逻辑电路.ppt
第20章门电路与组合逻辑电路,授课老师：蒙自明（物理与光电工程学院）Email:Code:cheliang10,20.1 数制和脉冲信号20.2 基本门电路及其组合20.3 和 20.4 TTL门电路 CMOS门电路20.5 逻辑代数20.6 组合逻辑电路的分析与综合20.7 加法器20.8 编码器20.9 译码器和数字显示,1.掌握基本门电路的逻辑功能、逻辑符号、真值表（逻辑状态表）和逻辑表达式。了解 TTL门电路、CMOS门电路的特点;,3.会分析和设计简单的组合逻辑电路;,理解加法器、编码器、译码器等常用组合逻辑 电路的工作原理和功能;,5.学会数字集成电路的使用方法。,本章要求：,2.会用逻辑代数的基本运算法则化简逻辑函数;,20.1 数制和脉冲信号20.2 基本门电路及其组合20.3 和 20.4 TTL门电路 CMOS门电路20.5 逻辑代数20.6 组合逻辑电路的分析与综合20.7 加法器20.8 编码器20.9 译码器和数字显示,数制,十进制（0 1 2 3 4 5 6 7 8 9）二进制（0 1）21八进制（0 1 2 3 4 5 6 7）23十六进制（0 1 2 3 4 5 6 7 8 9 A B C D E F）24,数制间相互转化,十进制-二进制转换：分为整数和小数部分,十进制-八进制转换,十进制-十六进制转换,整数：除以2，提取余数，直到商为1，1作为最高位,小数：除以1/2，提取整数，直到小数为0或者满足规定的位数,模拟信号：随时间连续变化的信号,20.1 脉冲信号,1.模拟信号,2.脉冲信号 是一种跃变信号，并且持续时间短暂。,如：,脉冲幅度 A,脉冲上升沿 tr,脉冲周期 T,脉冲下降沿 tf,脉冲宽度 tp,实际的矩形波,脉冲信号的部分参数：,20.1 数制和脉冲信号20.2 基本门电路及其组合20.3 和 20.4 TTL门电路 CMOS门电路20.5 逻辑代数20.6 组合逻辑电路的分析与综合20.7 加法器20.8 编码器20.9 译码器和数字显示,20.2 基本门电路及其组合,逻辑门电路是数字电路中最基本的逻辑元件。所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。,逻辑门电路的基本概念,基本逻辑关系为“与”、“或”、“非”三种。,下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的意义。,2.“或”逻辑关系,“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑表达式：Y=A+B,状态表,1,1,1,0,设：开关断开、灯不亮用逻辑“0”表示，开关闭合、灯亮用 逻辑“1”表示。,逻辑表达式：Y=A B,1.“与”逻辑关系,“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,0,1,0,B,Y,A,状态表,3.“非”逻辑关系,“非”逻辑关系是否定或相反的意思。,Y,220V,A,+,-,R,电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。,1,0,高电平,低电平,1.二极管“与”门电路,(1)电路,(2)工作原理,输入A、B、C全为高电平“1”，输出 Y 为“1”。,输入A、B、C不全为“1”，输出 Y 为“0”。,0V,0V,3V,1.二极管“与”门电路,即：有“0”出“0”，全“1”出“1”,Y=A B C,逻辑表达式：,2.二极管“或”门电路,(1)电路,0V,3V,3V,(2)工作原理,输入A、B、C全为低电平“0”，输出 Y 为“0”。,输入A、B、C有一个为“1”，输出 Y 为“1”。,2.二极管“或”门电路,即：有“1”出“1”，全“0”出“0”,3.晶体管“非”门电路,“0”,“1”,(1)电路,“0”,“1”,1.与非门电路,有“0”出“1”，全“1”出“0”,“非”门,基本逻辑门电路的组合,2.或非门电路,有“1”出“0”，全“0”出“1”,3.与或非门电路,逻辑表达式：,逻辑符号,例：根据输入波形画出输出波形,A,B,有“0”出“0”，全“1”出“1”,&,A,有“1”出“1”，全“0”出“0”,20.1 数制和脉冲信号20.2 基本门电路及其组合20.3 和 20.4 TTL门电路 CMOS门电路20.5 逻辑代数20.6 组合逻辑电路的分析与综合20.7 加法器20.8 编码器20.9 译码器和数字显示,20.3 TTL门电路,(三极管三极管逻辑门电路),TTL门电路是双极型晶体管构成的集成门电路，与由分立元器件构成的门电路相比，具有速度快、可靠性高和微型化等优点。目前分立元件电路已被集成电路替代。应用最普遍的是“与非”门电路。下面介绍集成“与非”门电路的工作原理、特性和参数。,TTL“与非”门电路,1.电路,多发射极三极管,(1)输入全为高电平“1”(3.6V)时,2.工作原理,4.3V,T2、T5饱和导通,钳位2.1V,E结反偏,截止,负载电流（灌电流）,输入全高“1”,输出为低“0”,1V,2.工作原理,1V,T2、T5截止,负载电流（拉电流）,(2)输入端有任一低电平“0”(0.3V),输入有低“0”输出为高“1”,流过 E结的电流为正向电流,5V,“与非”逻辑关系,“与非”门,74LS00、74LS20管脚排列示意图,(1)电压传输特性：,输出电压 UO与输入电压 Ui的关系。,3.TTL“与非”门特性及参数,电压传输特性,测试电路,C,D,E,(2)TTL“与非”门的参数,电压传输特性,典型值3.6V，2.4V为合格,典型值0.3V，0.4V为合格,输出高电平电压UOH,输出低电平电压UOL,输出高电平电压UOH和输出低电平电压UOL,UO/V,Ui/V,平均传输延迟时间 tpd,tpd1,tpd2,TTL的 tpd 约在 10ns 40ns，此值愈小愈好。,输入波形ui,输出波形uO,扇出系数输入高电平电流IIH和输入低电平电流IIL低电平噪声容限电压:保证输出高电平电压不低于额定值90%的条件下所允许叠加在输入低电平电压上的最大噪声（或干扰）电压。高电平噪声容限电压:保证输出低电平电压的条件下所允许叠加在输入高 电平电压上的最大噪声（或干扰）电压。,0 高阻,表示任意态,三态输出“与非”门,功能表,电路分析时高阻态可做开路理解,可实现用一条总线分时传送几个不同的数据或控制信号。,CMOS 非门电路,20.4 CMOS门电路,CMOS 管,负载管,驱动管,(互补对称管),A=“1”时，T1导通，T2截止，Y=“0”,A=“0”时，T1截止，T2导通，Y=“1”,T4 与 T3 并联，T1 与 T2 串联；,当 AB 都是高电平时,T1 与 T2 同时导通，T4 与 T3 同时截止；输出 Y 为低电平。,当AB中有一个是低电平时，T1与T2中有一个截止，T4与T3中有一个导通,输出Y 为高电平。,20.4.2 CMOS与非门电路,1.电路,2.工作原理,CMOS电路优点,(1)静态功耗低（每门只有0.01mW,TTL每门10mW),(2)抗干扰能力强,(3)扇出系数大,(4)允许电源电压范围宽(3 18V),TTL电路优点,(1)速度快,(2)抗干扰能力强,(3)带负载能力强,20.1 数制和脉冲信号20.2 基本门电路及其组合20.3 和 20.4 TTL门电路 CMOS门电路20.5 逻辑代数20.6 组合逻辑电路的分析与综合20.7 加法器20.8 编码器20.9 译码器和数字显示,20.5 逻辑代数,逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。,逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。,1.常量与变量的关系,逻辑代数运算法则,自等律,0-1律,重叠律,还原律,互补律,2.逻辑代数的基本运算法则,普通代数不适用！,结合律,分配律,反演律,交换律,吸收律,逻辑函数的表示方法,表示方法,逻辑表达式,逻辑状态表（状态表、真值表）,逻辑图（逻辑符号构成的电路图）,下面举例说明这三种表示方法。,例：有一T形走廊，在相会处有一路灯,在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。,1.列逻辑状态表,2.逻辑式,取 Y=“1”(或Y=“0”)列逻辑式,用“与”“或”“非”等运算来表达逻辑函数的表达式。,(1)由逻辑状态表写出逻辑式,各组合之间是“或”关系,2.逻辑式,反之，也可由逻辑式列出状态表。,3.逻辑图,逻辑函数的化简,由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若经过简化，则可使用较少的逻辑门实现同样的逻辑功能。从而可节省器件，降低成本，提高电路工作的可靠性。,利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。,1.用“与非”门构成基本门电路,(2)应用“与非”门构成“或”门电路,(1)应用“与非”门构成“与”门电路,由逻辑代数运算法则：,由逻辑代数运算法则：,(3)应用“与非”门构成“非”门电路,(4)用“与非”门构成“或非”门,由逻辑代数运算法则：,例1：,化简,2.应用逻辑代数运算法则化简,（1）并项法,（2）配项法,例3：,化简,（3）加项法,（4）吸收法,吸收,3.应用卡诺图化简,卡诺图:是与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。,（1）最小项：对于n输入变量有2n种组合,其相应的乘积项也有2n个，则每一个乘积项就称为一个最小项。其特点是每个输入变量均在其中以原变量和反变量形式出现一次，且仅一次。,如：三个变量，有8种组合，最小项就是8个，卡诺图也相应有8个小方格。,在卡诺图的行和列分别标出变量及其状态。,(2)卡诺图,二进制数对应的十进制数编号,(2)卡诺图,(a)根据状态表画出卡诺图,如:,将输出变量为“1”的填入对应的小方格,为“0”的可不填。,(3)应用卡诺图化简逻辑函数,解：,(a)将取值为“1”的相邻小方格圈成圈;,(b)所圈取值为“1”的相邻小方格的个数应为2n，(n=0,1,2),(3)应用卡诺图化简逻辑函数,解：,三个圈最小项分别为：,合并最小项,写出简化逻辑式,卡诺图化简法：保留一个圈内最小项的相同变量，而消去相反变量。,20.1 数制和脉冲信号20.2 基本门电路及其组合20.3 和 20.4 TTL门电路 CMOS门电路20.5 逻辑代数20.6 组合逻辑电路的分析与综合20.7 加法器20.8 编码器20.9 译码器和数字显示,组合逻辑电路的分析与综合,组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。,组合逻辑电路框图,20.6.1 组合逻辑电路的分析,(1)由逻辑图写出输出端的逻辑表达式,(2)运用逻辑代数化简或变换,(3)列逻辑状态表,(4)分析逻辑功能,已知逻辑电路,确定,逻辑功能,分析步骤：,例 1：分析下图的逻辑功能,(1)写出逻辑表达式,(2)应用逻辑代数化简,反演律,反演律,(3)列逻辑状态表,逻辑式,(1)写出逻辑式,例 2：分析下图的逻辑功能,化简,(2)列逻辑状态表,(3)分析逻辑功能 输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”),可用于判断各输入端的状态是否相同。,逻辑式,20.6.2 组合逻辑电路的综合,设计步骤如下：,例1：设计一个三人(A、B、C)表决电路。每人有一按键，如果赞同，按键，表示“1”；如不赞同，不按键，表示“0”。表决结果用指示灯表示，多数赞同，灯亮为“1”，反之灯不亮为“0”。,(1)列逻辑状态表,(2)写出逻辑表达式,取 Y=“1”(或Y=“0”)列逻辑式,取 Y=“1”,(3)用“与非”门构成逻辑电路,在一种组合中，各输入变量之间是“与”关系,各组合之间是“或”关系,三人表决电路,
