模拟CMOS集成电路设计ch.ppt

CMOS模拟集成电路设计,绪论、MOS器件物理基础,提纲,2023/9/12,2,提纲,1、绪论2、MOS器件物理基础,绪论,2023/9/12,3,1、绪论,先修课程：模拟电路基础、器件模型、集成电路原理教材：模拟CMOS集成电路设计，美毕查德.拉扎维 著，陈贵灿 程军 张瑞智 等译，西安交通大学出版社。参考教材：CMOS模拟电路设计（第二版）（英文版），美 Phillip E.Allen,Douglas R.Holberg 著，电子工业出版社。,模拟集成电路的分析与设计，Paul R.Gray，Paul J.Hurst，Stephen H.Lewis，Robert G.Meyer著，高等教育出版社。,绪论,2023/9/12,4,研究模拟集成电路的重要性,研究CMOS模拟集成电路的重要性,Eggshell Analogy of Analog IC Design(Paul Gray),绪论,2023/9/12,5,chapter1绪论,chapter3单级放大器,chapter4差动放大器,chapter5电流源,chapter6频率特性,chapter7噪声,chapter8反馈,chapter9运算放大器,chapter10稳定性及频率补偿,chapter11带隙基准,chapter12开关电容电路,chapter2 MOS器件物理,chapter14振荡器,PLL,AD/DA,Chapter13非线性与不匹配,simple,complex,MOS器件物理基础,2023/9/12,6,2、MOS器件物理基础,2.1 基本概念2.1.1 MOSFET的结构栅（G:gate）、源（S:source）、漏（D:drain）、衬底（B:bulk）,（以n型为例）,MOS器件物理基础,2023/9/12,7,MOSFET是一个四端器件,N阱,CMOS技术,MOS器件物理基础,2023/9/12,8,2.1.2 MOS符号,MOS器件物理基础,2023/9/12,9,2.2 MOS的I/V特性2.2.1 阈值电压（以N型FET为例）耗尽（b）；反型开始（c）；反型（d）,MOS器件物理基础,2023/9/12,10,MS是多晶硅栅和硅衬底的功函数之差；q是电子电荷，Nsub是衬底掺杂浓度，Qdep是耗尽区电荷，Cox是单位面积的栅氧化层电容；si表示硅介电常数。,阈值电压（VTH）定义 NFET的VTH通常定义为界面的电子浓度等于P型衬底的多子浓度时的栅压。,MOS器件物理基础,2023/9/12,11,“本征”阈值电压通过以上公式求得的阈值电压，通常成为“本征(native)”阈值电压，典型值为-0.1V.在器件制造工艺中，通常通过向沟道区注入杂质来调整VTH对于NMOS，通常调整到0.7V（依工艺不同而不同）,MOS器件物理基础,2023/9/12,12,2.2.2 MOS器件的I/V特性NMOS,截止区(VGSVTH),三极管区（线性区）（VDSVGS-VTH）,饱和区（VDSVGS-VTH）,MOS器件物理基础,2023/9/12,13,PMOS截止区三极管区（线性区）饱和区,ID参考电流方向,MOS器件物理基础,2023/9/12,14,2.3 二级效应体效应对于NMOS，当VBVS时，随VB下降，在没反型前，耗尽区的电荷Qd增加，造成VTH增加，也称为“背栅效应”,其中，为体效应系数,MOS器件物理基础,2023/9/12,15,2.3.2 沟道长度调制效应当沟道夹断后，当VDS增大时，沟道长度逐渐减小，即有效沟道长度L是VDS的函数。定义L=L-L，L/L=VDS为沟道长度调制系数。,MOS器件物理基础,2023/9/12,16,亚阈值导电性当VGSVTH时和略小于VTH，“弱”反型层依然存在，与VGS呈现指数关系。当VDS大于200mV时，,这里1，VTkT/q,MOS器件物理基础,2023/9/12,17,2.3.4 电压限制栅氧击穿 过高的GS电压。“穿通”效应 过高的DS电压，漏极周围的耗尽层变宽，会到达源区周围，产生很大的漏电流。,MOS器件物理基础,2023/9/12,18,2.4 MOS器件模型2.4.1 MOS器件电容栅和沟道之间的氧化层电容衬底和沟道之间的耗尽层电容多晶硅栅与源和漏交叠而产生的电容C3，C4，每单位宽度交叠电容用Cov表示源/漏与衬底之间的结电容C5，C6，结电容,Cj0是在反向电压VR为0时的电容，B是结的内建电势，m=0.30.4,MOS器件物理基础,2023/9/12,19,器件关断时，CGD=CGS=CovW，CGB由氧化层电容和耗尽区电容串连得到深三极管区时，VDVS，饱和区时，,在三极管区和饱和区，CGB通常可以被忽略。,等效电容：,MOS器件物理基础,2023/9/12,20,2.4.2 MOS小信号模型,MOS SPICE模型,2023/9/12,21,MOS SPICE模型在电路模拟（simulation）中，SPICE要求每个器件都有一个精确的模型。种类1st 代：MOS1，MOS2，MOS3；2nd代：BSIM，HSPICE level28，BSIM23rd代：BSIM3，MOS model9，EKV(Enz-Krummenacher-Vittoz)目前工艺厂家最常提供的MOS SPICE模型为BSIM3v3（UC Berkeley）BSIM web site:http:/www-device.eecs.berkeley.edu/bsim3仿真器：HSPICE；SPECTRE；PSPICE；ELDOWinSPICE；Spice OPUS,Free!,MOS SPICE模型,2023/9/12,22,基本的SPICE仿真,MOS SPICE模型,2023/9/12,23,例：采样spice模拟MOS管的输出特性,*Output Characteristics for NMOSM1 2 1 0 0 MNMOS w=5u l=1.0uVGS 1 0 1.0VDS 2 0 5.op.dc vds 0 5.2 Vgs 1 3 0.5.plot dc-I(vds).probe*model.MODEL MNMOS NMOS VTO=0.7 KP=110U+LAMBDA=0.04 GAMMA=0.4 PHI=0.7.end,MOS SPICE模型,2023/9/12,24,例：采样spice进行DC分析,*DC analysis for AMPM1 2 1 0 0 MOSN w=5u l=1.0uM2 2 3 4 4 MOSP w=5u l=1.0uM3 3 3 4 4 MOSP w=5u l=1.0uR1 3 0 100KVdd 4 0 DC 5.0Vin 1 0 DC 5.0.op.dc vin 0 5 0.1.plot dc V(2).probe*model.MODEL MOSN NMOS VTO=0.7 KP=110U+LAMBDA=0.04 GAMMA=0.4 PHI=0.7.MODEL MOSP PMOS VTO=-0.7 KP=50U+LAMBDA=0.05 GAMMA=0.57 PHI=0.8.end,MOS SPICE模型,2023/9/12,25,例：采样spice进行AC分析,*AC analysis for AMPM1 2 1 0 0 MOSN w=5u l=1.0uM2 2 3 4 4 MOSP w=5u l=1.0uM3 3 3 4 4 MOSP w=5u l=1.0uR1 3 0 100KCL 2 0 5pVdd 4 0 DC 5.0Vin 1 0 DC 1.07 AC 1.0.op.ac DEC 20 100 100MEG.plot ac VDB(2)VP(2).probe*model.MODEL MOSN NMOS VTO=0.7 KP=110U+LAMBDA=0.04 GAMMA=0.4 PHI=0.7.MODEL MOSP PMOS VTO=-0.7 KP=50U+LAMBDA=0.05 GAMMA=0.57 PHI=0.8.end,MOS SPICE模型,2023/9/12,26,例：采样spice进行TRAN分析,*TRAN analysis for AMPM1 2 1 0 0 MOSN w=5u l=1.0uM2 2 3 4 4 MOSP w=5u l=1.0uM3 3 3 4 4 MOSP w=5u l=1.0uR1 3 0 100K*CL 2 0 5pVdd 4 0 DC 5.0Vin 1 0 DC 1.07 sine(2v 2v 100KHz).op.tran.1u 10u.plot tran V(2)V(1).probe*model.MODEL MOSN NMOS VTO=0.7 KP=110U+LAMBDA=0.04 GAMMA=0.4 PHI=0.7.MODEL MOSP PMOS VTO=-0.7 KP=50U+LAMBDA=0.05 GAMMA=0.57 PHI=0.8.end,2023/9/12,27,小结,用简单的模型设计（design），用复杂的模型验证（verification）；模型用于：大信号静态(dc variables)小信号静态(gains,resistances)小信号动态(frequency response,noise)大信号动态(slew rate)计算机模型（spice model）用于计算机验证，而非用于设计,