数字电路与逻辑设计(周洪敏)第9章.ppt
1,第九章半导体存储器,2,基本概念,特点：速度快，体积小，集成度高，可靠性高。,半导体存储器是由半导体器件构成的大规模集成电路,专门用来存放二进制信息的,是任何数字电路特别是计算中不可缺少的一部分。,3,9.1只读存储器(ROM),只读存储器在工作时其存储内容是固定不变的，因此，只能读出，不能随时写入，所以称为只读存储器。,9.1.1 ROM的结构及工作原理,1）ROM的结构：,4,存储矩阵MN,输出电路,b0 b1 b N-1,D0 D1 D N-1,地址译码器,W0,A0,图9.1.1 ROM的结构框图,W1,WM-1,A1,AK-1,输出电路：1、提高存储器带负载的能力。2、实现输出状态三态控制，与系统数据总线连接。,每当给定一组输入地址时，译码器选中某一条输出字线Wi，该字线对应存储矩阵中的某个“字”，并将该字中的n位信息通过位线送至输出电路进行输出。,5,存储矩阵MN,输出电路,b0 b1 b N-1,D0 D1 D N-1,地址译码器,W0,A0,图9.1.1 ROM的结构框图,W1,WM-1,A1,AK-1,字线,位线,按“字”存放、读取数据，每个“字”由若干个存储单元组成，即包含若干“位”。字的位数称为“字长”。,存储容量是 ROM 的主要技术指标之一，它一般用字数M位数N 来表示。例如：128(字)8(位)、1024(字)8(位)等等。,6,ROM 的存储容量,1.存储容量,存储器存储数据的能力，为存储器含存储单元的总位数。,存储容量=字数 位数,字 word,位 bit,1k 1:,1k 4:1024 个字 每个字 4 位 存储容量 4 k,256 8:256 个字 每个字 8 位 存储容量 2 k,64 k 16:64 k 个字 每个字 16 位 存储容量 1024k（1M）,2.存储容量与地址位数的关系,存储容量 256 4,8 位地址,256=28,4 位数据输出,存储容量 8k8,8k=8210=213,13 位地址,8 位数据输出,1024 个字 每个字 1 位 存储容量 1 k,7,图 9.1.2 二极管ROM,2）ROM的工作原理,8,表9.1.1 图的地址输入与输出状态对应关系,该存储器的容量字数位数44位,9,结论,字线W和位线b间接二极管，存储信息1，字线W和位线b间不接二极管，存储信息0。,10,3)ROM的逻辑关系,1、地址译码器实现地址码的与运算，每条字线对应一个最小项。,2、存储矩阵,实现相对应字线的或运算。,11,所以ROM属于组合逻辑，且为最小项表达式或标准与或式，即：D0=W2+W3=A1A0+A1A0 D1=W0+W1=A1A0+A1A0 D2=W1+W2+W3=A1A0+A1A0+A1A0 D3=W0+W1+W3=A1A0+A1A0+A1A0,12,阵列图表示ROM的结构,13,阵列图特点,3、“黑点”代表输入、输出间应具有的逻辑关系（“与”或者“或”），在存储矩阵中，表示交叉处有二极管。,1、与阵列：固定阵列，对应输入变量的最小项。,2、或阵列：可编程，存储任意二进制信息，可以实现任意组合逻辑。,14,9.1.7 ROM的应用,实现组合逻辑函数代码转换生成函数表字符发生器波形产生。,15,例：试用ROM实现如下组合逻辑函数：F1=AB+AC F2=AB+BC,解：先将上述两个逻辑函数转化成最小项表达式：F1=ABC+ABC+ABC+ABC=m(1,3,6,7)F2=ABC+ABC+ABC+ABC=m(1,5,6,7),16,ROM 阵列如图所示,1,1,1,(D1),(D0),F2,F1,A,B,C,图 9.1.9 例9.1.1ROM 阵列,17,例9.1.2 试用ROM设计一个8421 BCD码7段显示译码器电路，其真值表如表所示。,解：由真值表可见，应取用输入地址为4位，输 出数据为7位的16 字节7位ROM。,可根据真值表直接画出ROM的阵列图，而 不需要列出逻辑式。,18,表 9.1.2 8421BCD码7段显示译码器电路的真值表,19,20,字符发生器,地址译码器,D0,A2,A1,A0,输出缓冲器,D1,D2,D3,D4,图9.1.11 ROM显示矩阵结构图,21,ROM 在波形发生器中的应用。,t,uo,0,22,23,2.一次性可编程ROM（PROM）。出厂时，存储内容全为1（或全为0），用户可根据自己的需要进行编程，但只能编程一次。,1.固定ROM（掩模ROM）。厂家把数据“固化”在存储器中，用户无法进行任何修改。使用时，只能读出，不能写入。,二、不同编程方式的ROM,ROM的编程是指将信息存入ROM的过程。,用户对PROM编程是逐字逐位进行的。首先通过字线和位线选择需要编程的存储单元，然后通过规定宽度和幅度的脉冲电流，将该存储管的熔丝熔断，这样就将该单元的内容改写了。,熔丝型PROM的存储单元,24,3.紫外线擦除可编程ROM（UVEPROM）。采用浮栅技术，可通过紫外线照射而被擦除，可重复擦除上万次。,5.快闪存储器（Flash Memory）。兼有EPROM、EEPROM、RAM的特点，既有存储内容非丢失性，又有快速擦写和读取的特性。一般一只芯片可以擦除/写入100万次以上。,4.电可擦除可编程ROM（E2PROM）。也是采用浮栅技术，用电擦除，可重复擦写100次，并且擦除的速度要快的多。E2PROM的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功能，可以随时改写。,25,随机存储器又称读写存储器Random Access Memory。,随机存储器的特点是：在工作过程中，既可从存储器的任意单元读出信息，又可以把外界信息写入任意单元，因此它被称为随机存储器，简称 RAM。,9.2 随机存储器(RAM),根据存储单元的工作原理，可分,SRAM（Static Random Access Memory）,DRAM（Dynamic Random Access Memory）,26,一、静态RAM(SRAM),地址输入,存储矩阵,行地址译码,读写控制,I/O,列地址译码,地址输入,RAM的结构：存储矩阵、（行、列）地址译码器、片选及读写控制电路。,存储矩阵由触发器组成，利用寄存器的保持功能存储数据，一旦电源断开，所存信息丢失。,27,例如：10242的存储器，可以排列成3264的矩阵。,28,X0,X1,X2,X3,X31,X30,Y0,Y1,Y7,列 译 码 器,行译码器,A5,A6,A7,A0,A1,A2,A3,A4,R/W控制电路,读/写R/W,片选CS,I/O,图 9.2.1 RAM结构示意图,该RAM的存储容量：284=3232,29,30,常用RAM芯片,31,3）存储器容量的扩展,位扩展可以用多片芯片并联的方式来实现。各地址线、读/写线、片选信号对应并联，各芯片的I/O口作为整个RAM输入/出数据端的一位。,1.位扩展方式增加I/O端个数,用10241 位的RAM扩展为10248 位RAM,八片,32,33,2.字扩展方式增加地址端个数,例：用2568 位的RAM扩展为10248 位RAM。,解：N=4,思路：访问10248的存储器需要10根地址线，而访问2568只需8根地址线。设法用剩余的 2根地址线去控制4个芯片的片选端。因此需要一个2-4线译码器。,34,用2568 位的RAM扩展为10248 位RAM的系统框图,35,36,表 9.2.1 地址码与地址范围的关系,解：N=4,1024210，每片有10条地址线；,4096212，需要12条地址线；,例：,37,图 9.2.7 2114芯片字扩展,2-4译码器,CS,R/W,A,A,0,9,L,2114（3）,D0,D1,D2,D3,CS,R/W,A,A,0,9,L,2114（4）,D0,D1,D2,D3,CS,R/W,A,A,0,9,L,2114（1）,D0,D1,D2,D3,CS,R/W,A,A,0,9,L,2114（2）,D0,D1,D2,D3,A10,A11,R/W,A9 A0,A11 A10,A11 A10,A11 A10,A11 A10,D3 D0,38,例试用1K 4位2114RAM扩展一个4K 8位的存储器。,解：（1）确定芯片数：,（2）确定地址线数D,（3）用8片1K 4位2114RAM芯片，经字,位扩展构成的存储电路如图所示。,2D=4096，D=12。,39,40,A1 Y0A0 Y1 Y2EN Y3,A0A9 CS2114（1）R/W D3D0,A0A9 CS2114（2）R/W D3D0,A0A9 CS2114（3）R/W D3D0,A0A9 CS2114（4）R/W D3D0,A0A9 CS2114（5）R/W D3D0,A0A9 CS2114（6）R/W D3D0,A0A9 CS2114（7）R/W D3D0,A11A10,A0A9,R/W,D3D0,D7D4,D11D8,D15D12,2/4译码器,例：RAM2114构成的存储器如下图，试根据该存储器的工作情况填写下表。,41,42,例2、按下列给定状态转移表，用DFF和ROM设计同步计数器电路（不考虑自启动性）,43,三、动态RAM(DRAM),靠MOS管栅极电容或MOS电容的暂存电荷功能存储数据，由于电容的容量很小，且存在漏电流，需不断地进行刷新。,44,作业题,9.7,9.3,9.10,
