数字电子技术自测练习第2章.ppt
第 1 页,数 字 电 子 技 术 自 测 练 习,第 2 章 门电路,第 2 页,数字电子技术 第 2 章 门电路 单项选择题,1、如果将TTL与非门作非门使用，则多余输入端的处理方法为()。,与非门的输入端为相与逻辑关系。依逻辑式 A 1=A，多余输入端应为逻辑1，即接高电平。,第 3 页,数字电子技术 第 2 章 门电路 单项选择题,2、图示电路中均为CMOS门，多余输入端接错的是()。,各门输出端所标示的关系式是所要求实现的逻辑关系。图A，实际输出逻辑表达式为。图B，CMOS门的输入端不允许悬空，电路不能正常工作。图C，实际输出逻辑表达式为。图D，实际输出逻辑表达式为。,第 4 页,数字电子技术 第 2 章 门电路 单项选择题,3、下列各种门中，输入端、输出端可以互换使用的是()。,第 5 页,数字电子技术 第 2 章 门电路 单项选择题,4、下列各种门中，输入信号即可以是数字信号又可以是模拟信号的是()。,第 6 页,数字电子技术 第 2 章 门电路 单项选择题,5、如图所示OC门组成的电路，可等效为()。,由图示电路写出输出逻辑表达式并变形：输出函数和输入变量为与或非逻辑关系。,第 7 页,数字电子技术 第 2 章 门电路 单项选择题,6、图示均为TTL门，能实现表达式所要求逻辑功能的是()。,图A，接10k电阻的输入端为逻辑1，输出逻辑表达式为，和所要求的逻辑功能相同。图B，接10k电阻的输入端为逻辑1，输出逻辑表达式为。图C，接地的输入端为逻辑0，输出逻辑表达式为。图D，输出逻辑表达式为。,第 8 页,数字电子技术 第 2 章 门电路 单项选择题,7、图示为CMOS与或非门，输出逻辑表达式为()。,接 VDD 的输入端为逻辑 1；因 MOS 门的输入电流为 0，接100k 电阻的输入端为逻辑 0。输出逻辑表达式为,第 9 页,数字电子技术 第 2 章 门电路 单项选择题,8、图示电路中均为CMOS门，输出逻辑表达式为()。,当C=0时，传输门TG为高阻态输出，后边 CMOS或非门的一个输入端相当于悬空，是不允许的。,第 10 页,数字电子技术 第 2 章 门电路 单项选择题,9、图示电路中均为CMOS门，输出逻辑表达式为()。,由各门的逻辑功能有 时，；时，。即。,第 11 页,数字电子技术 第 2 章 门电路 单项选择题,10、图示各门电路，能实现真值表所要求功能的是()。,第 12 页,数字电子技术 第 2 章 门电路 单项选择题,11、OC门组成的电路如图所示，其输出逻辑表达式为()。,图中2个OC与非门输出端并联，外接电阻和电源，为正确的连接方式。上边门的输出逻辑表达式为，下边门的输出逻辑表达式为，“线与”得输出函数逻辑表达式：,第 13 页,数字电子技术 第 2 章 门电路 单项选择题,12、下列逻辑门中，可以实现“线与”逻辑的门是()。,“线与”是指不用与门电路，而是通过将几个门的输出端并联实现逻辑与关系。只有OC 门才可无条件的将几个门的输出端并联。,第 14 页,数字电子技术 第 2 章 门电路 填空题,1、门是一种输出端允许相互连接的特殊 TTL 门电路，将多个这种门的输出端连接在一起，其总的输出为各个门输出的逻辑与，这样实现的逻辑与称为。,OC门 线与,OC门，即集电极开路门，其内部电路输出级晶体管为集电极开路形式。几个OC门的输出端连接在一起，在输出端即内部电路的输出级晶体管集电极外接一个电源和电阻，以保证输出级晶体管正常工作，其总的输出为各个门输出的逻辑与，这种不用与门电路所实现的逻辑与称为“线与”。,第 15 页,数字电子技术 第 2 章 门电路 填空题,2、三态门除了“0”或“1”两种输出状态外，还具有高阻输出的第三态即 态，此时三态门输出端与其它电路的连接相当于。,高阻 断开,三态门有三种输出状态，即输出高电平（逻辑1）、输出低电平（逻辑0）、输出高阻态。高阻态输出时，门的输出端和内部相当于断开。,第 16 页,数字电子技术 第 2 章 门电路 填空题,3、除了三态门，也有高阻输出状态。,CMOS传输门,第 17 页,数字电子技术 第 2 章 门电路 填空题,4、在三态门、OC门和CMOS传输门中，需在输出端外接电源和电阻的是。,OC门,OC门，即集电极开路门，其内部电路输出级晶体管为集电极开路形式。使用OC门时，需在输出端即内部电路的输出级晶体管集电极外接电源和电阻，以保证输出级晶体管正常工作。,第 18 页,数字电子技术 第 2 章 门电路 填空题,5、能保证有多余输入端的任何逻辑门电路工作逻辑正确的多余输入端处理方法是。,和一个使用的输入端并联,处理多余输入端时，将各种门分为“输入端为相与关系”和“输入端为相或关系”两大类型。“输入端为相与关系”门，多余输入端处理方法：依 A1=A，多余输入端接逻辑1；依 AA=A，多余输入端和一个使用的输入端并联。“输入端为相或关系”门，多余输入端处理方法：依 A+0=A，多余输入端接逻辑0；依A+A=A，多余输入端和一个使用的输入端并联。,
