欢迎来到三一办公! | 帮助中心 三一办公31ppt.com(应用文档模板下载平台)
三一办公
全部分类
  • 办公文档>
  • PPT模板>
  • 建筑/施工/环境>
  • 毕业设计>
  • 工程图纸>
  • 教育教学>
  • 素材源码>
  • 生活休闲>
  • 临时分类>
  • ImageVerifierCode 换一换
    首页 三一办公 > 资源分类 > PPT文档下载  

    实验1QUARTUSII软件及状态机设计.ppt

    • 资源ID:5961256       资源大小:290.61KB        全文页数:24页
    • 资源格式: PPT        下载积分:15金币
    快捷下载 游客一键下载
    会员登录下载
    三方登录下载: 微信开放平台登录 QQ登录  
    下载资源需要15金币
    邮箱/手机:
    温馨提示:
    用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)
    支付方式: 支付宝    微信支付   
    验证码:   换一换

    加入VIP免费专享
     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
    5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。

    实验1QUARTUSII软件及状态机设计.ppt

    实验1 QUARTUSII软件及状态机设计,实验目的:学习FPGA设计软件教学基本要求:掌握软件流程,掌握状态机编程实验内容提要:设计一个状态机,状态机设计是数字电路中使用非常广泛和方便的时序设计工具。由于硬件是并行的触发,相对软件是串行执行,那么让硬件电路按照节拍执行串行操作指令就成为一个问题,这就是状态机的主要功能。相应的,软件指令中的几十条简单顺序执行代码可能需要硬件的几十上百个触发器去实现其功能。所以,软件与硬件的设计思路有相当大的区别。当然,随着FPGA规模的不断扩大,这些问题也越来越容易解决了。我们可以用软件的思路去描述自己的设计,可能最终实现的电路是几十万门级的器件,但是你只要花费几美元就能买到。状态机是数字电路的基础,因此,FPGA和VHDL语言的学习也从这个实验开始。,四个环节:,环节1 FPGA课件学习 40分钟参见数字系统设计与FPGA专题实验环节2 VHDL语言学习 20分钟打开lab/lab1/sync.vhd环节3 sync实验;30分钟lab/lab1/sync.vhd环节4 红绿灯实验;150分钟lab/lab1/states,环节1 FPGA课件学习 40分钟参见数字系统设计与FPGA专题实验,环节2 VHDL语言学习 20分钟打开lab/lab1/step1/sync.vhd,环节2 VHDL语言学习 20分钟,VHDL语言结构库文件芯片输入输出定义(也可能是电路模块)内部功能描述内部功能描述分两部分 信号声明 布尔等式,process内部的按照逻辑条件互斥书写,有两类1,if(逻辑条件成立)then elsif(逻辑条件成立)then else(该行根据情况可以没有,表示保持)end if;2,case Q is when Q0=when Q1=when others=(此处最好填回初始态)end case;,组合逻辑,Not and or A=b and c;等效于A=b when c=1 else 0;=赋值符,右边赋值给左边。,Process 内部的寄存器赋值,Count=count+1;表示Countn+1=count+1;等式左边是次态,右边是现态和输入,D触发器,process(clk)if clkevent and clk=1 thenq=d;end if;end process;q 次态;d 激励,带异步复位的D触发器,process(rst,clk)if rst=0 thenq=0;elsif clkevent and clk=1 thenq=d;end if;end process;rst 异步复位;q 次态;d 激励,计数器,if rst=0 thenq 0);(所有比特位置0)elsif clkevent and clk=1 thenq=q+1;(左边的q是次态,右边的q是现态)end if;,模60计数器,if rst=0 thenq 0);elsif rising_edge(clk)then(注意这种描述方式)if q=59 thenq 0);elseq=q+1;end if;end if;,process内部顺序,process(rst,clk)if rst=0 thenq=0;elsif clkevent and clk=1 thenq=d;if a=1 thenq=b;elseq=q;end if;end if;end process;你觉得上面这段代码中,q 到底在怎样变化?,process内部顺序,process(rst,clk)if rst=0 thenq=0;elsif clkevent and clk=1 thenif a=1 thenq=b;elseq=q;end if;q=d;end if;end process;本页中,q 到底在怎样变化?,环节3 sync实验;30分钟,lab/lab1/step1/sync.vhd画出你理解的这个电路的原理图,环节3 sync实验,Out1 out2 out3 out4有什么区别?这个电路完成了什么功能?通过仿真观察。,环节4 红绿灯实验;150分钟,lab/lab1/step2/states.vhd,一个十字路口交通灯控制系统,设:东西道(EW)为主道,南北道(NS)为副道。若 EW及NS均有车,则 EW每次通行 60秒(绿灯),NS每次通行40秒(绿灯),EW、NS轮流放行;若 仅有一个通道有车,则禁止无车通道(红灯);若 两通道均无车,则NS禁止,EW 放行;若 通道转换时,两通道均需停车3秒(黄灯)。,十字路口交通灯控制器逻辑框图,状态机,在数字系统中,控制单元主要由状态机实现。一个状态机就是一组触发器状态机根据系统当前所处的不同状态,对输入和激励指向不同的次态。SS就是这样一个状态机,对应于上页PPT图纸的Q1,Q0两个D触发器。信息处理单元根据状态机的现态和输入,决定信息处理的算法。比如在东西通行的时候,60秒计数器才会计数。,环节4 红绿灯实验,1,仿真时,应该按照什么顺序进行?2,为什么状态转换的时间有问题?3,有几种解决方法?4,不同的方法各自的特点是什么?你认为哪种方法好?,最少几个触发器可以实现,计数器能不能共同使用一个?请设计。,实验报告要求,下次做实验,交上次实验报告(一页纸)标明学号,姓名,班级,上机时间,机位1,回答实验课件中提出的问题。2,画出你理想的红绿灯的电路系统框图,越细化越好。,

    注意事项

    本文(实验1QUARTUSII软件及状态机设计.ppt)为本站会员(牧羊曲112)主动上传,三一办公仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知三一办公(点击联系客服),我们立即给予删除!

    温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




    备案号:宁ICP备20000045号-2

    经营许可证:宁B2-20210002

    宁公网安备 64010402000987号

    三一办公
    收起
    展开