哈工大威海计算机学院计算机组成原理课件习题.ppt
第一章,冯诺依曼机特点及存储程序计算机组成和计算机体系结构计算机系统计算机系统层次结构,简答：1.指令和数据都存于存储器中，计算机如何区分它们？2.什么是计算机系统？说明计算机系统的层次结构。3.如何理解计算机组成和计算机体系结构？,第二章,定点数无符号数和有符号数原码，反码，补码及表数范围逻辑、移位、加减浮点数规格化、表数范围加减,第二章,机器数和真值的区别各种机器数与真值的转换当机器字长确定，定点机和浮点机中各机器数的表数范围移位运算在计算中的特殊作用，不同机器数的移位规则。浮点补码加减运算。定点机和浮点机如何判断溢出。机器零。补码表示的规格化浮点数的特殊约定。,计算1.设机器字长8位（含1位符号位），对于整数，求原码反码补码表数范围。2.设浮点数字长16位，其中阶码5位（含1位阶符），尾数11位（含1位数符），写出57/128对应的浮点规格化数的原码，补码，阶移尾补形式。3.设机器字长8位（含1位符号位），若A=24，写出原码补码左移、右移一位后，对应的表示形式和真值。4.已知A=+0.1011，B=-0.0101，求A+B补5.机器数字长8位，其中A=-93，B=+45，求A-B补6.x=+11/16,y=+3/16,用变形补码求x+y。,计算7.要求用最少的位数设计一个浮点数格式，必须满足下列要求：十进制数范围：-1038-10-38，+10-3810+38；精度：7位十进制数据。8.已知接收到的海明码为0110101（配偶原则），试问欲传送的信息。9.按配奇原则配置1100101的汉明码。10.将4位有效信息1001编成CRC码，已知g(x)=x3+x+1,即1011。11.什么是机器零？浮点数采用什么机器数形式时，可用全0表示机器零。,x补=1.0000,它代表的真值是。把（5AB）十六转换成二进制为。在浮点机中，判断原码规格化的原则是。在浮点机中，判断补码规格化的原则是。在定点补码运算中，若采用双符号位，当时 表示结果溢出。采用规格化浮点数，是为了。补码表示的二进制浮点数，尾数采用规格化形式，阶码3位（含阶符1位），尾数5位（含数符1位），则对应的最大正数真值为，最小负数真值为（写出十进制形式）。设寄存器内容为FFH,若其表示127，则为 码；若其表示-127，则为 码；若其表示-1，则为 码；若其表示-0，则为 码。9.当浮点数尾数为0，不论其阶码何值，机器都把该浮点数当做 处理。,第三章,指令系统的操作类型，地址格式和寻址方式。机器指令一般格式，指令字中个字段作用。不同寻址方式的访存次数，寻址范围。指令格式的分析与设计。RISC和CISC的区别。,分析某机存储容量为64K16位，该机访存指令格式如下：其中M为寻址模式：0直接寻址，1基址寻址，2为相对寻址，3为立即寻址；I为间址特征，X为变址特征（x=1变址）。设PC为程序计数器，Rx为变址寄存器，Rb为基址寄存器，试问：该指令能定义多少种操作立即寻址操作数范围在非间址情况下，除立即寻址外，写出每种寻址方式计算有效地址的表达式。设基址寄存器14位，在非变址直接基址寻址时，指令的寻址范围。间接寻址时，寻址范围是多少？若允许多重间址，寻址范围多少？,分析2.某机指令格式如下：该机有16个16位的通用寄存器，并可选定任一个通用寄存器作为变址寄存器。指令汇编格式中的S（源）、D（目标）都是通用寄存器，M是主存中的一个单元。试问：CPU完成哪一种操作花的时间最短？为什么？CPU完成哪一种操作花的时间最长？为什么？第2种指令的执行时间有时会等于第3种指令的执行时间吗？为什么？哪一种指令的寻址范围大？,MOV D,S,STA M,S,LDA D,M,设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量（可正可负），则转移的地址范围是。设设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量（补码表示），若CPU每当从存储器取出一个字节时，即自动完成（PC）+1PC。设当前PC内容为2009H，要求转移到2000H，则该指令第二字节内容为。直接、立即、间接三种寻址方式指令执行速度由快到慢排序是。设指令字长等于存储字长，均为24位，若某指令系统可完成108种操作，操作码长度固定，且具有直接、间接（一次间址）、变址、基址、相对、立即等寻址方式，则在保证最大范围直接寻址的前提下指令字中操作码占 位，寻址特征占 位，可直接寻址范围是，一次间址的范围是。,第四章,总线的基本概念。如何克服总线瓶颈。如何对总线进行管理，包括判优控制和通信控制。,比较链式查询方式，计数器定时查询方式和独立请求方式各自的特点。在一个16位的总线系统中，若时钟频率为100MHz，总线传输周期为5个时钟周期，每一个总线传输周期可传送一个字，计算总线的数据传输率。某总线在一个总线周期中可并行传送8个字节数据，假设一个总线周期等于一个时钟周期，总线的时钟频率为66MHz，求总线的带宽。,按连接部件不同，总线分为、和 三种。按传输内容不同，总线分为、和 三种。总线的通信控制通常有、和 四种。每个总线部件一般配有 电路，以避免总线冲突。总线判优分为 和 两种。三种集中式控制中，对电路故障最敏感。响应时间最快。总线 技术是指不同的信号（如地址信号和数据信号）共用一组物理线路，分时使用。通信既有统一的时钟信号，又允许不同速度的模块和谐工作。为此需增设一条“等待”（WAIT）响应信号线。,第五章,存储器层次结构，cache-主存-辅存层次，程序的局部性原理与存储器层次结构的关系。主存，cache的地址映射。主存工作原理，技术指标。如何提高访存速度。存储器扩展。,CPU执行某段程序时，共访问cache3800次，访问主存200次，已知cache的存取周期为50ns，主存存取周期为250ns。求cache-主存系统的效率和平均访问时间。一个1K4位的动态RAM芯片，若其内部结构排列成6464形式，且存取周期为0.1s。若采用分散刷新和集中刷新相结合的方式，刷新信号周期应该取多少？若采用集中刷新，则对该存储芯片刷新一遍需多少时间？死时间率是多少？,3.设CPU共有16根地址线，8根数据线，并用MREQ作为访存控制信号（低电平有效），用WR作为读/写控制信号（高电平读，低电平写）。现有芯片及各种门电路。画出CPU与存储器的连接图，要求：存储芯片地址空间分配为02047为系统程序区；20488191为用户程序区。指出选用的存储器芯片类型及数量。画出片选逻辑。其译码方式（采用的是全译码还是部分译码）。,4.设CPU有20根地址线和16根数据线，并用IO/M作为访存控制信号，RD为读命令，WR为写命令。CPU可通过BHE和A0来控制按字节或字两种形式访存，如下表所示。芯片连接图如下，试问：CPU按字节访问地址范围？CPU按字访问地址范围？用十六进制写出每片存储芯片所占的地址空间。,5.如果cache的容量为128块，在直接映像下，主存第i块映像到缓存第 块。6.一个四路组相连的cache共有64块，主存共有8192块，每块32个字。则主存地址中的主存字块标记为 位，组地址为 位，字块内地址为 位。7.在写操作时，对cache与主存同时修改的方法称为，若每次只暂时写入cache,直到替换时才写入主存的方法称为。,8.设有一个四体低位交叉的存储器，每个体的容量为256K64位，存取周期为200ns。则数据总线的宽度为，总线传送周期的最大值是 ns。CPU连续读4个字所需的最多时间是 ns。9.动态RAM依据 原理存储信息，因此一般在 时间内必须刷新一次，刷新与 地址有关。10.什么是刷新？刷新有几种方式？11.提高主存速度可采取哪些措施？,第九章,程序查询，程序中断，DMA。处理I/O中断的软硬件技术。DMA与主存交换数据的三种方法。周期窃取的含义CPU响应中断请求和DMA请求的时间。,微机系统中，主机与高速硬盘进行数据交换一般采用 方式。主机与I/O设备传送数据时，采用，CPU效率最高。中断向量地址是。DMA方式中，周期窃取是窃取一个。某系统对输入数据进行采样处理，每抽取一个输入数据，CPU就要中断处理一次，将取样的数据放至存储器中保留的缓冲区内，该中断处理需X秒。此外，缓冲区内每存储N个数据，主程序就将其取出进行处理需要Y秒。可见，该系统可以跟踪到每秒 次中断请求。,I/O采用统一编址时，存储单元和I/O设备是靠 区分。DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称为。一次中断处理过程大致分为几个阶段？单重中断的中断服务程序执行顺序？多重中断的中断服务程序执行顺序？比较中断和DMA有何区别？,某磁盘存储器转速3000rpm,共有4个记录盘面，道密度为5tpm,每道记录信息12288B，最小磁道直径230mm，共有275道，求：磁盘存储器容量。最高位密度和最低位密度。磁盘数据传输率。平均旋转延迟（平均等待时间）。,
