可编程逻辑器件的基本原理.ppt
2.1 专用集成电路设计与可编程逻辑器件2.2 可编程逻辑器件分类2.3 可编程逻辑器件的发展历程 2.4 可编程逻辑器件的基本结构,第二章 可编程逻辑器件的基本原理,2.1 专用集成电路设计与可编程逻辑器件,一、模拟ASIC 二、数字ASIC,专用集成电路ASIC是相对于通用集成电路而言的，它是专门为某一应用领域或某一专门用户需要而设计制造的集成电路器件，它可以将某些专用电路或电子系统设计在一个芯片上,构成单片集成系统。,ASIC按照设计方法的不同分为:,图2-1 ASIC的分类,2.1 专用集成电路设计与可编程逻辑器件,模拟ASIC由线性阵列和模拟标准单元组成。由于模拟电路的频带宽度、精度、增益和动态范围等暂时还没有一个最佳的办法加以描述和控制，因此与数字ASIC相比，它的发展还相当缓慢。但模拟ASIC可减少芯片面积、提高性能、降低费用、扩大功能、降低功耗、提高可靠性以及缩短开发周期，因此其发展也势在必行。,2.1 专用集成电路设计与可编程逻辑器件,2.1 专用集成电路设计与可编程逻辑器件,数字ASIC按照版图结构和制造方法分为全定制和半定制两种实现方法。全定制法是一种基于晶体管级的手工设计版图的设计方法。全制定ASIC的各层掩模都是按特定电路功能专门制造的，设计者必须从晶体管的版图尺寸、位置和互联线开始设计，并据此确定整个电路的布局布线，已达到芯片面积利用率高、速度快、功耗低的最优化性能。涉及需借助全定制版图设计工具来完成。设计全定制ASIC，不仅要求设计者具有丰富的半导体材料和工艺技术知识，还要具有完整的系统和电路设计的工程经验。利用全定制法设计的电路面积利用率最高、性能较好、功耗较低、集成度高、工作速度高，但其设计制作过程人工参与的工作量大、设计周期长，而且容易出错。全定制法比较适用于批量较大的产品，如：通用中小规模集成电路设计、有特殊性能要求和功耗要求的电路设计、处理器中的特殊功能模块电路的设计等。,2.1 专用集成电路设计与可编程逻辑器件,半定制法是一种约束性设计方式。约束的主要目的是简化设计、缩短设计周期、降低设计成本和提高芯片成品率。半定制法按逻辑实现的方式不同分为：门阵列法、标准单元法、可编程逻辑器件法三种。门阵列法 标准单元法 可编程逻辑器件法,门阵列法 是较早使用的一种ASIC设计方法。用该法进行设计需预先制造好各种规模的硅阵列（称母片），其内部包括成行成列等间距排列的基本逻辑门、触发器等基本单元，芯片中留有一定的连线区。设计者根据所需要的功能设计电路，确定连线方式，将设计好电路的网表文件交给IC厂家。IC厂家再根据网表文件描述的电路连线关系，完成母片上电路元件的布局及单元间的连线，最后进行制版及流片。利用门阵列法进行设计涉及的工艺少、模式规范、设计自动化程度高、设计周期短、成本低。但用该法进行设计，芯片面积利用率低、灵活性差且对涉及限制过多。,2.1 专用集成电路设计与可编程逻辑器件,2.1 专用集成电路设计与可编程逻辑器件,标准单元法:又称库单元法，它是以设计好的标准单元库为基础。用该设计方法设计必须预先建立完善的版图单元库，库中包括以物理版图级表达的各种电路元件和电路模块标准单元，这些单元的逻辑功能、电性能及几何设计规则等均已经过分析和验证。设计者设计时根据需要选择库中的标准单元构成电路，然后调用这些标准单元的版图，并利用CAD工具完成电路到版图一一对应的最终设计。与全定制法相比，标准单元法设计的难度较小、周期短，而且也能设计出性能较高、面积较小的芯片。与门电路法相比，采用标准单元法设计的电路性能、芯片利用率以及设计的灵活性均较好。标准单元法与后面将要介绍的可编程逻辑器件法的应用有相似之处，着两种方法均建立在标准单元苦的基础之上，因此可以方便地从CPLD/FPGA设计向使用标准单元法设计的ASIC设计迁移。,2.1 专用集成电路设计与可编程逻辑器件,可编程逻辑器件法:（PLD,Programmable Logic Device）法是用可编程逻辑器件设计用户定制的数字电路系统。可编程逻辑器件是厂家作为一种通用型器件生产的半定制逻辑芯片，该芯片实质上是门阵列及标准单元设计技术的延伸和发展，与上述两种半定制电路不同，它是一种已完成了全部工艺制造、可直接从市场上购得的产品，设计者只要对它编程就可实现所需要的电路功能，故它又称为可编程ASIC。可编程逻辑器件是ASIC的一个重要分支。可编程逻辑器件是厂家作为一种通用型器件生产的半定制电路，用户可以通过对器件编程使之实现所需要的逻辑功能，它是用户可配置的逻辑器件，其成本比较低，使用灵活，设计周期短，而且可靠性高，承担风险小，因而很快得到普遍应用，发展非常迅速。,2.1 专用集成电路设计与可编程逻辑器件,特点,用可编程逻辑器件法设计，设计者在实验室即可设计和制造出芯片，且可通过对器件反复编程进行电路更新，一旦发现错误，则可随时更改，而不必关心器件实现的具体工艺，这使得设计效率大大提高，设计周期大大缩短。但用可编程逻辑器件直接实现的ASIC在性能、速度和单位成本上劣于用全定制或标准单元法设计的ASIC。,2.2 可编程逻辑器件分类,可编程逻辑器件的命名各异，其分类方法也有多种，常见的分类方法有以下几种:1.按器件集成度划分 2.按器件结构类型划分 3.按编程工艺划分 4.根据其掉电后重新上电能否保持编程信息划分,2.2 可编程逻辑器件分类,1.按器件集成度划分 根据PLD器件单片集成度的高低，可将PLD分为低密度可编程逻辑器件和高密度可编程逻辑器件。常见的低密度可编程逻辑器件有PROM、PLA、PAL以及GAL器件等，通常简称为PLD器件；常见的高密度可编程逻辑器件有EPLD、CPLD以及FPGA等.PROMProgrammable ROM；PALProgrammable Array Logic；PLAProgrammable Logic Array；GALGeneric Array Logic；EPLDErasable Programmable Logic Device,这种分类方法比较粗糙，一般以GAL22V10作为对比，集成度大于GAL22V10的称为低密度可编程逻辑器件，反之为高密度可编程逻辑器件。GAL22V10的集成密度根据制造商的不同，大致在500750门之间。,2.2 可编程逻辑器件分类,图2-2 可编程逻辑器件的密度分类,2.2 可编程逻辑器件分类,2.按器件结构类型划分 目前常用的可编程逻辑器件都是从“与或阵列”和“门阵列”两类基本结构发展起来的，所以可编程逻辑器件从结构上可分为两大类：（1）乘积项结构器件。其基本结构为“与或阵列”的器件。简单PLD、EPLD和CPLD都属于此类器件。（2）查找表结构器件。其基本结构类似于“门阵列”的器件，它由简单的查找表组成可编程逻辑门，再构成阵列形式。大多数FPGA属于此类器件。,2.2 可编程逻辑器件分类,3.按编程工艺划分 可编程逻辑器件按编程工艺分为以下六种类型：（1）熔丝（Fuse）型器件（2）反熔丝型（Antifuse）器件（3）UEPROM型器件（4）EEPROM型器件（5）SRAM型器件（6）Flash型器件,2.2 可编程逻辑器件分类,4.根据其掉电后重新上电能否保持编程信息划分（1）CPLD。掉电后重新上电还能保持编程信息的器件。（2）FPGA。掉电后不能保持编程信息的器件。,2.3 可编程逻辑器件的发展历程,可编程逻辑器件从20世纪70年代发展到现在,已形成了许多类型的产品。最早出现的可编程逻辑器件是1970年制成的PROM 20世纪70年代中期出现了可编程逻辑阵列PLA器件 20世纪70年代末美国MMI公司率先推出了可编程阵列逻辑PAL器件 20世纪80年代初Lattice公司发明了通用阵列逻辑GAL器件,2.3 可编程逻辑器件的发展历程,20世纪80年代中期Altera公司推出了一种新型的可擦除、可编程逻辑器件EPLD；1985年Xilinx公司首家推出了现场可编程逻辑FPGA器件；复杂可编程逻辑器件CPLD是20世纪80年代末Lattice公司提出了在线可编程ISP技术以后于20世纪90年代初出现的；进入20世纪90年代后，集成电路技术进入到飞速发展的阶段，可编程逻辑器件的规模超过了百万逻辑门，并且出现了内嵌复杂功能块（如加法器、乘法器、RAM、CPU核、DSP核等）的超大规模器件SOPC。,2.4 可编程逻辑器件的基本结构,一、简单低密度PLD的基本结构 二、复杂高密度PLD的基本结构三、CPLD和FPGA的异同 四、CPLD和FPGA的选择,2.4 可编程逻辑器件的基本结构,一、简单低密度PLD的基本结构,1.基本结构框图,2.4 可编程逻辑器件的基本结构,说明,2.4 可编程逻辑器件的基本结构,2.根据PLD器件的与阵列和或阵列的编程情况以及输出形式，低密度可编程逻辑器件通常可分为四类。第一类是与阵列固定、或阵列可编程的PLD器件。这类PLD器件以可编程只读存储器PROM为代表。第二类是与阵列和或阵列均可编程的PLD器件，以可编程逻辑阵列PLA为代表。第三类是以可编程阵列逻辑PAL为代表的与阵列可编程、或阵列固定的PLD器件。第四类是具有可编程输出逻辑宏单元的通用PLD器件，以通用型可编程阵列逻辑GAL器件为主要代表。,2.4 可编程逻辑器件的基本结构,第一类 PROM(EPROM)可编程存储器,2.4 可编程逻辑器件的基本结构,PROM(EPROM)可编程存储器,特点,与阵列固定,全译码形式,产生输入变量的全部最小项,或阵列可编程,输入变量数增加,与阵列规模迅速增加,价格上涨,组合型结构,无触发器,2.4 可编程逻辑器件的基本结构,第二类 PLA可编程逻辑阵列,2.4 可编程逻辑器件的基本结构,PLA可编程逻辑阵列,与阵列可编程(产生函数需要的与项少,规模小),特点,或阵列可编程,编程难度增加,不易开发,由厂家批量生产,2.4 可编程逻辑器件的基本结构,第三类 PAL可编程阵列逻辑,2.4 可编程逻辑器件的基本结构,PAL可编程阵列逻辑,特点,与阵列可编程,或阵列固定,输出结构固定,结构小,编程方便,不通用,增加了系统的芯片数量,2.4 可编程逻辑器件的基本结构,第四类 GAL通用可编程阵列逻辑,GAL22V10的OLMC(输出逻辑宏单元),右图所示是GAL22V10的OLMC内部逻辑图，从图中看出，OLMC中除了包含或门阵列和D触发器之外，还多了两个数选器（MUX），其中4选1MUX用来选择输出方式和输出极性，2选1MUX用来选择反馈信号，而这些数选器的状态取决于两位可编程的特征码S2，S1的控制。OLMC根据S2，S1的值分别被组态为四种输出方式中的一种，如图2-8所示。这四种输出方式分别是：S2，S1=00时，低电平有效寄存器输出；S2，S1=01时，高电平有效寄存器输出；S2，S1=10时，低电平有效组合I/O输出；S2，S1=11时，高电平有效组合I/O输出。S2，S1的值由计算机根据设计者设计文件中的逻辑关系自动生成，并通过编程器写入GAL器件。,GAL22V10的四种输出组态,2.4 可编程逻辑器件的基本结构,与阵列可编程,或阵列固定,输出端集成输出逻辑宏单元(OLMC),编程容易,结构简单,应用最广泛,GAL通用可编程阵列逻辑,特点,2.4 可编程逻辑器件的基本结构,二、复杂高密度PLD的基本结构复杂高密度PLD包括:可擦除可编程逻辑器件EPLD 现场可编程门阵列FPGA 复杂的可编程逻辑器件CPLD,2.4 可编程逻辑器件的基本结构,1.可擦除可编程逻辑器件EPLD 一般来说，世界著名的半导体公司，如Altera、Xilinx、AMD、Lattice和Atmel等公司均生产EPLD产品，但是这些产品的结构差异很大。通常，EPLD的基本结构主要包括可编程的与逻辑阵列、固定的或逻辑阵列和输出逻辑宏单元三个部分。,2.4 可编程逻辑器件的基本结构,(1)可编程的与逻辑阵列 PAL器件和GAL器件与或阵列中每个或门输入的一组乘积项数目是固定不变的，而且每个或门的乘积项个数一般都做成相同的形式，这样在设计与或函数所包含的乘积项数目各不相同的逻辑时，往往会出现与或阵列中的乘积项不能充分利用的情况。,2.4 可编程逻辑器件的基本结构,(2)固定的或逻辑阵列 大多数EPLD的输出逻辑宏单元都由可编程的与或阵列、可编程寄存器和可编程I/O三部分组成，通常宏单元和整个器件的逻辑功能都是由EPROM来进行定义和规划的。,2.4 可编程逻辑器件的基本结构,(3)输出逻辑宏单元 EPLD的输出电路结构与GAL器件类似，都是采用可编程的输出逻辑宏单元来实现的。同时，EPLD的输出逻辑宏单元中增加了触发器的预置和清零功能，因此结构要比GAL器件的复杂，但灵活性却大大增加。与PAL和GAL器件相比，EPLD器件的优点包括：EPLD具有CMOS器件低功耗、高噪声容限的优点；EPLD采用了UVEPROM和E2PROM工艺制作，故EPLD的可靠性较高，易于擦写，同时集成度比PAL和GAL器件高得多，而且价格便宜；EPLD的输出逻辑宏单元更加灵活，因此EPLD的功能更加强大，灵活性更高。总之，与PAL和GAL器件相比，EPLD的集成度更高，结构更为复杂，功能更加强大，它的出现取代了PAL和GAL器件而成为可编程逻辑器件的主流。,2.4 可编程逻辑器件的基本结构,2.现场可编程门阵列FPGA 现场可编程门阵列FPGA是20世纪80年代出现的可编程器件，它是由若干独立的现场可编程逻辑模块组成的，用户可以通过对这些模块编程来实现所需要的逻辑功能。通常，由于FPGA中可编程逻辑模块的排列形式和门阵列中单元的排列形式十分相似，故沿用了门阵列这个名称。FPGA的结构与生产厂家有关，其一般由下面几部分组成：基本可编程逻辑单元、可编程输入/输出单元、布线资源、嵌入式RAM、底层嵌入功能单元、内嵌专用硬核等。下图是FPGA的基本结构的原理图。,2.4 可编程逻辑器件的基本结构,FPGA的基本结构的原理图,2.4 可编程逻辑器件的基本结构,上图每个单元简介如下：基本可编程逻辑单元 可编程输入/输出单元（I/O单元）丰富的布线资源 嵌入式块RAM 底层嵌入功能单元 内嵌专用硬核,基本可编程逻辑单元 基本可编程逻辑单元是实现逻辑功能的基本单元，基本可编程逻辑单元几乎都是由查找表(LUT，Look Up Table)和寄存器(Register)组成。Xilinx可编程逻辑单元叫slice，它是由上下两部分构成，每个部分都由一个寄存器加一个查找表组成，被称为LC(Logic Cell)。Altera可编程逻辑单元通常被称为LE(Logic Element)，它由一个寄存器加一个查找表构成。Altera大多数FPGA将10个LE组合成一个逻辑阵列块LAB(Logic Array BIock)。,2.4 可编程逻辑器件的基本结构,可编程输入/输出单元（I/O单元）可编程输入输出单元简称I/O单元，它们是芯片与外部电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配需求。丰富的布线资源 布线资源连通FPGA内部所有单元，连线的长度和工艺决定信号在连线上的驱动能力和传输速度。嵌入式块RAM 并非所有的FPGA都有嵌入式RAM(Block RAM)。,2.4 可编程逻辑器件的基本结构,底层嵌入功能单元 底层嵌入功能单元指的是通用程度较高的嵌入式功能模块，例如PLL、DSP、CPU等。内嵌专用硬核 内嵌专用硬核指的是那些通用性较弱、而针对性较强的专用硬核。,2.4 可编程逻辑器件的基本结构,2.4 可编程逻辑器件的基本结构,3.复杂的可编程逻辑器件CPLD 为了提高集成度，同时又保持EPLD传输时间可预测的优点，生产厂商将若干个类似PAL的功能模块和实现互连的开关矩阵集成在同一芯片上，这样就形成了复杂的可编程逻辑器件CPLD。一般而言，CPLD在集成度和结构上呈现出来的特点是：与或阵列的规模更大，触发器的数目更多，同时增加了大量的逻辑宏单元和布线资源。不同器件公司的CPLD产品结构不同。但是任何芯片公司的CPLD的基本结构都应该包括三个部分：可编程逻辑宏单元、可编程I/O单元和布线池，只不过不同公司具有不同的表示形式而已。,2.4 可编程逻辑器件的基本结构,CPLD的典型结构图,2.4 可编程逻辑器件的基本结构,基本逻辑单元 CPLD的基本逻辑单元通过不同的配置可以完成不同类型的逻辑功能。CPLD是宏单元结构MC(Macro Cell)，这里的宏单元与前面GAL器件中所提到的类似，它是由与或阵列加触发器构成的。若干MC连接起来可以完成较为复杂的逻辑功能。不同厂商对MC的命名不同，Altera将之称为逻辑阵列模块(LAB，Logic Array Block)；Xilinx将之称为功能模块(FB，Function Block)；Lattice将之称为通用逻辑块(GLB，Generic Logic Block)。CPLD器件的规模一般用宏单元的数目表示，器件标称中的数字表示宏单元的数量。,2.4 可编程逻辑器件的基本结构,可编程I/O单元 CPLD的可编程I/O单元完成不同电气特性下，对输入/输出信号的驱动和匹配。CPLD的应用范围局限性较大，故其可编程I/O单元的性能和复杂度与FPGA相比较低。可编程I/O单元支持的I/O标准较少，频率也较低。,2.4 可编程逻辑器件的基本结构,布线池 CPLD通常采用集中式布线池结构。所以布线池其本质就是一个开关矩阵，通过打节点可以完成不同MC的输入与输出之间的连接。Altera的布线池被称为可编程互联阵列（PLA,Programmable Interconnect Array），Lattice的布线池被称为全局布线池（GRP,Global Routing Pool），Xilinx9500系列的布线池被称为先进互联阵列（AIM,Advanced Interconnect Matrix）。由于CPLD的布线池结构固定，所以CPLD的输入管脚到输出管脚的标准延时固定，被称为Pin to Pin延时，用Tpd表示，该延时反应了CPLD器件可以实现的的最高频率，同时标明了CPLD器件的速度等级。,2.4 可编程逻辑器件的基本结构,三、CPLD和FPGA的异同 FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA硬件结构上的差异,使得它们具有各自的特点。尽管CPLD和FPGA在硬件结构上有一定的差异，但是对用户而言，CPLD和FPGA的设计流程是相似的，使用EDA软件的设计方法也没有太大的差别。设计时，需根据所需选器件型号充分发挥器件的特性就可以了，所以本课程在大多数情况下，并未加以区分，而统称为CPLD。,2.4 可编程逻辑器件的基本结构,表1-1 FPGA与CPLD的区别及联系,2.4 可编程逻辑器件的基本结构,四、CPLD和FPGA的选择 由于各个可编程逻辑器件公司的产品在价格、性能、逻辑规模和封装以及EDA开发工具性能等方面各具特色，因此，设计者必须根据各自的设计在其中做出选择。一般在选择过程中，需要考虑这几个方面的问题：1.器件资源的选择 2.器件速度的选择 3.器件封装的选择 4.在CPLD和FPGA之间做选择 5.FPGA的使用途径,
