南邮数电第5章-时序电路的分析和设计.ppt
1,5.1 概述,一、组合电路,第5章 时序逻辑电路,1.结构特点,(1)电路由逻辑门构成，不含记忆元件；,(2)输入信号是单向传输的，电路中不含反馈回路；,2.功能特点：,无记忆功能。,2,【例】,3,二、时序电路,1.结构特点,(1)电路由组合电路和存储电路构成，含记忆元件；,(2)电路中含有从输出到输入的反馈回路；,图时序电路的结构框图,4,2.功能特点：,例：对JKFF，当J=K=1时：,Qn=0，Qn+1=1；,有记忆功能。,Qn=1，Qn+1=0,3.分类,(1)按Z(tn)与X(tn)是否有关,米勒(Mealy)型,摩尔(Moore)型,5,5.6 时序电路的分析,6,时序电路的分析步骤,（1）电路分析：根据电路结构，确定类型是同步还是异步电路，确定输入信号和输出信号，哪些部分是组合逻辑电路，哪些部分是存储电路。,（2）列方程：列各触发器激励方程列各触发器状态方程（包括CP）列电路输出方程,（3）作状态转移表（图），波形图。,（4）分析逻辑功能。,7,例1 分析下图所示时序电路的逻辑功能。,解：(1)分析电路结构,CP 不作为外部输入变量X，而作为时钟信号。,(2)写出四组方程,8,时钟方程:,CP1=CP2=CP3=CP,解：(1)分析电路结构,各触发器的激励方程:,(2)写出四组方程,9,时钟方程:,CP1=CP2=CP3=CP,解：(1)分析电路结构,各触发器的激励方程:,各触发器的状态方程,10,时钟方程:,CP1=CP2=CP3=CP,解：(1)分析电路结构,各触发器的激励方程:,各触发器的状态方程,电路的输出方程,11,(3)作状态转移表、状态转移图或波形图,作状态转移表时从初态(预置状态或全零状态)开始，按状态转移的顺序列出，并整理。,12,Q,n,3,Q,n,2,Q,n,1,Q,n+1,3,Q,n+1,2,Q,n+1,1,Z,n,0 0 0,0 0 1,0,0 0 1,0 1 0,0,0 1 0,0 1 1,0,0 1 1,1 0 0,0,1 0 0,0 0 0,1,1 0 1,0 1 0,1,1,1 0,0 1 0,1,1 1 1,1 0 0,1,状态转移表,偏 离 态,=,=,=,13,状态转移表的另一种形式,CP,的个数,Q,3,Q,2,Q,1,Z,0,0 0 0,0,1,0 0 1,0,2,0 1 0,0,3,0 1 1,0,4,1 0 0,1,0,1 0 1,1,1,0 1 0,0,0,1,1 0,1,1,0 1 0,0,0,1 1 1,1,1,1 0 0,1,14,0 0 0,0 0 1,0 1 0,1 0 0,0 1 1,1 1 0,1 1 1,1 0 1,Q3Q2Q1,Xn/Zn,/0,/0,/0,/0,/1,偏离状态,有效循环,状态转移图,15,RD,0,CP,5分频,Q1,Q2,Q3,Z,5分频,波形图,5分频,16,五进制同步加法计数器。,4,(4)电路的逻辑功能描述,1,1 0,计数对象是CP的上升沿，Z作为进位信号，进位信息包含在Z的下降沿。,17,例2：分析下图所示电路。,18,解：1）电路分析：米勒型电路，同步时序电 路，输入：X，输出Z。,a、激励方程：J1=X，K1=XQ2n。J2=XQ1n，K2=X。b、状态方程：Q1n+1=XQ1n+XQ2nQ1n.CPQ2n+1=XQ1nQ2n+XQ2n.CPc、输出方程：Z=XQ1nQ2n,2）列方程：,19,状态转移表,20,状态转移表,21,状态转移表,22,状态转移图,Q2Q1,Xn/Zn,0/0,0/0,0/0,1/0,1/0,1/0,0/0,1/1,23,4）分析逻辑功能：米勒型电路。在任何状态下，一旦X出现0，则电路回到初始状态A，且输出Z为0。当X连续出现四个及四个以上的“1”，输出Z则为1，可以看出，该电路是一个连续四个以上1的检测电路。,24,例3：分析下图所示电路。,25,解：1）分析电路结构：该电路是由七个与非门及一个JKFF组成，且CP下降沿触发，属于米勒电路，输入信号X1，X2，输出信号Z。2）求触发器激励函数：J=X1X2，K=X1X2 触发器状态方程：Qn+1=X1X2Qn+X1X2Qn=X1X2Qn+(X1+X2)Qn 电路输出方程：Z=X1X2Qn+X1X2Qn+X1X2Qn+X1X2Qn,26,3)状态转移表：,4)逻辑功能：实现串行二进制加法运算。X1X2为被加数和加数，Qn为低位来的进位，Qn+1表示向高位的进位，Z为计算结果。,27,例如:X1=110110，X2=110100,则运算如下表所示：,28,小结：主要介绍了同步时序电路的分析方法。值得一提的是，异步时序电路中每次电路状态发生转换时，并不是所有触发器都有时钟信号。只有那些有时钟信号的触发器才需要用次态方程去计算次态，而没有时钟信号的触发器将保持原来状态不变。因此，异步时序电路的分析方法和同步时序电路的分析方法有所不同。,29,例 异步时序电路的分析,30,5.7 同步时序电路的设计,31,设计步骤：,(1)根据要求，建立原始状态转移表（或原始状态转移图）；,输入/出变量个数；,状态间的转换关系（输入条件、输出要求）,状态个数；,同步时序电路的设计,(2)化简原始状态转移表（状态简化或状态合并）；,(3)进行状态编码（也称状态分配）；,32,(4)选定触发器的个数和类型，并根据二进制状态转移表（即编码后的状态转移表）设计各触发器的激励函数和电路的输出函数；,(6)作逻辑电路图。,(5)自启动性检查；,设计步骤：,同步时序电路的设计,33,（1）建立原始状态表(图),例：设计一个同步序列电路对输入序列进行检测，当出现01011时，输出为1，否则输出为0。,解：输入：X，输出：Z。,34,A：起始状态，准备检测。,B：电路收到序列的最后一位是0；,C：电路收到序列的最后两位是01；,D：电路收到序列的最后三位是010；,E：电路收到序列的最后四位是0101；,F：电路收到序列的最后五位是01011；准备重新检测,F状态并入A状态。,定义状态：,35,A,B,C,D,E,0/0,1/0,0/0,1/0,1/1,1/0,0/0,1/0,0/0,0/0,状态,X/Z,检测序列01011状态转移图,注意：,确定有多少状态来表示所设计电路，决不能遗漏任何一个可能的状态。,当外部输入变量为n个时，则每个状态有2n两个转移方向。,36,可导出原始状态转移表：,37,（2）化简原始状态表,关键：寻找可以合并的状态：等价状态。什么是等价状态？满足以下两条件：在所有输入条件下，两状态对应输出完全相同。在所有输入条件下，状态转移也完全相同。,38,化简过程分三步：（1）画出隐含表进行顺序比较；（2）进行关联比较；（3）列出最小化状态表。,39,例：将下面原始状态表进行化简。,40,ACBD,AEBF,CEDF,ACBD,AEBF,ACBD,CEDF,AEBF,ECDF,ACBD,AEBF,CEDF,隐含表,AE,BF,CG,AC,AG,CE,EG,等价状态对：,41,AE，BF，CG，AC，AG，CE，EG,等价类：等价状态的集合。,ACEG,BF,D H,最大等价类：包含了全部等价状态的等价类。,42,ACEG，BF，D，H a b c d,最小化状态表,43,（3）状态编码（不作要求）,在工程上比较具有实用价值的方法为相邻法：尽可能使次态方程和输出函数在卡诺图上“1”的分布为逻辑相邻，以便于化简。,44,三个原则：（优先权由高到低）,（1）具有相同次态的现态。如上例的c和d,（2）同一现态的各个次态。如上例的 ad,ab,ac,（3）具有相同输出的现态。如abc,可任取两两相邻，ab,bc,ac。,45,所以优先考虑相邻的状态的次序为：cdadab或ac其它,46,编码后的二进制状态转移表为：,最后，确定触发器类型，求激励函数和输出方程。,47,练习1：设计判断输入序列为101的检测器。输入为x，输出为z。对输入序列每三位进行一次判决：若三位代码是101，则对应其最后一个1时，输出z为1；其它情况z为0 x010 100 101 010z000 000 001 000,设S0：初始状态，每次判定由此状态开始，S1：收到一个0，S2：收到一个1，S3：收到两个0，S4：收到01，S5：收到10，S6：收到11,48,S0：初始状态S1：收到一个0，S2：收到一个1，S3：收到00，S4：收到01，S5：收到10，S6：收到11,x/z,49,S1S2S3S4S5S6,S0 S1 S2 S3 S4 S5,50,p=5,8=23,k=3,状态分配方案（一）,51,代码形式的状态表,52,10,0,0,53,54,55,练习2：设计可逆四进制计数器。,（1）,Q2n+1Q1n+1/Y,56,Q2n+1=AQ1nQ2n,练习2：设计可逆四进制计数器。,(2)化简原始状态转移表（状态简化或状态合并）；,(3)进行状态编码（也称状态分配）；,(4),Q2n+1Q1n+1/Y,57,Q2n+1=AQ1nQ2n,练习2：设计可逆四进制计数器。,58,59,图时序电路的结构框图,60,工作描述,(1)激励方程,(2)状态方程,(3)输出方程,(4)时钟方程,61,按存储器的状态变化是否同时进行,同步时序电路：,电位异步时序电路：,只有一个时钟信号,无时钟信号,多个时钟信号,
