南邮数电第5章-异步时序电路的分析和设计.ppt

1,异步计数器的分析和设计,2,一、异步计数器的分析,特点：各触发器的CP脉冲不是同一个，以至状态翻转不在同一时刻发生。优点：同样性能的计数器，异步计数器结构比同步计数器简单。缺点：分析与设计比同步计数器复杂些。,3,例1：分析下图所示的异步计数器：,4,解：1）Ji=Ki=1 2）Q1n+1=Q1nCP Q2n+1=Q2nQ1n Q3n+1=Q3nQ2n Z=Q3Q2Q1,5,3）列状态转移表：,序号,Q,3,n,Q,2,n,Q,1,n,Q,3,n+1,Q,2,n+1,Q,1,n+1,Z,0,0 0 0,0 0 1,0,1,0 0 1,0 1 0,0,2,0 1 0,0 1 1,0,3,0 1 1,1 0 0,0,4,1 0 0,1 0 1,0,5,1 0 1,1 1 0,0,6,1 1 0,1 1 1,0,7,1 1 1,0 0 0,1,6,电路的工作波形图,7,M=2n的异步二进制加法计数器的一般规律；,M=2n的异步二进制减法计数器的一般规律。,8,例2：分析下图异步计数器的功能,9,解：1）激励方程：J1=Q3n K1=1 J2=K2=1 J3=Q1nQ2n K3=Q1n 2）状态方程：Q1n+1=Q3nQ1nCP Q2n+1=Q2nQ1n=Q2nQ1n Q3n+1=Q2nQ3nQ1n+Q1nQ3nCP,10,3）列状态转移表：,Q1n+1=Q3nQ1nCP Q2n+1=Q2nQ1n=Q2nQ1n Q3n+1=Q2nQ3nQ1n+Q1nQ3nCP,4）该计数器为M=5具有自启动性的异步计数器。,11,二、异步计数器的设计,在异步二进制计数器的基础上，用脉冲反馈法实现任意进制计数器。,12,例：用脉冲反馈法设计异步8421BCD码计数器。,解：1）首先用4个TFF实现M=16的异步计数器；,2）用异步复0法实现M=10的计数器，用基本SRFF实现可靠复位；,13,3）电路图：,14,一般异步时序电路的分析和设计,15,脉冲型异步时序电路的分析与设计1.分析,QA,Z=QB,CP,x,逻辑图,波形图,16,2.设计：可采用与同步时序电路设计的方法，应注意时钟脉冲的选取。,例：用D触发器设计x1-x2-x3序列检测器（如下图），它有三个输入x1，x2，x3，一个输出z。x1，x2，x3各为串行的随机输入信号，并且它们不会有两个或两个以上同时为1，仅在x1，x2，x3分别依次来正脉冲（即逻辑1）时，输出z才为1，其它情况z为0,设S0为起始状态，未依次接收x1，x2，x3来1；S1为首先接收到x1=1；S2为依次接收到x1=1，x2=1；S3为依次接收x1，x2，x3来1。,17,x1x2x3,状态图,18,19,20,21,脉冲型异步时序电路,22,异步时序电路结构图,电位型异步时序电路的分析与设计1.电位型异步时序电路和流程表,23,Y1,Y2,Y1Y2(z2z1),y1,y2,24,2.分析 写出状态方程和输出方程 列出流程表，标出稳定状态 选定起始状态，画出状态图和波形图试分析维持阻塞电路。C为时钟端，D为输入信号，两者不允许同时改变,维持阻塞电路,25,next,26,用S11，S01，S10分别表示y2 y111，01，10,CD/z2z1,S11,S11,S11,S11,S11,S10,S10,S01,S01,back,27,时序逻辑电路小结1.分析方法对于一般的异步时序电路，可采用与同步时序电路相同的分析方法，但要注意每个触发器的时钟脉冲是如何动作的；对于脉冲型的异步时序电路，有时无法用状态方程来描述，需用时序图来描述，并分析其功能；对于电位型异步时序电路，写出状态方程和输出方程，列出流程表，标出稳定状态，然后选定起始状态，画出状态图和波形图。,28,时序逻辑电路小结2.设计方法对于异步时序电路，可采用与同步时序电路相同的设计方法，但要注意每个触发器的时钟脉冲是如何动作的对于电位型异步时序电路，画出原始状态图和流程表，进行状态化简和分配，得到状态方程和输出方程，画出逻辑图。,29,设计一个异步时序电路，要求如右图所示状态图。,选触发器，求时钟、输出、状态、激励方程,选用3个CP上升沿触发的D触发器，分别用FF0、FF1、FF2表示。,输出方程,30,次态卡诺图,时钟方程：,FF0每输入一个CP翻转一次，只能选CP。,选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。,31,32,电路图,检查电路能否自启动,将无效状态110、111代入输出方程和状态方程计算：,电路能够自启动。,激励方程：,