《计算机组成原理》18章部分课后答案.ppt

第1章 计算机系统概论,2023/9/1,2,4.冯诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？,冯诺依曼计算机的主要设计思想存储程序并按地址顺序执行冯诺依曼计算机主要包括存储器、运算器、控制器、输入和输出五部分组成,2023/9/1,3,5.什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？,存储容量存储器所能保存二进制数据的总数;常用单位为KB、MB等。单元地址用于识别存储器中每个存储单元的编号，即单元地址。数据字表示计算机所要处理数据的计算机字，称为数据字。指令字表示一条指令的计算机字，称为指令字。,2023/9/1,4,6.什么是指令？什么是程序？,指令由操作码和操作数两部分构成能够表示计算机中的一个基本操作的代码或二进制串。程序用于求解某一问题的一串指令序列，称为该问题的计算程序，简称为程序。,2023/9/1,5,7.指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？,计算机对指令和数据的区分是依靠指令的执行阶段来决定的；在取指阶段，从存储器中读取的均是CPU要执行的指令；在执行阶段，从存储器中读取的一定是指令执行所需要的操作数；,2023/9/1,6,8.什么是内存？什么是外存？什么是CPU？什么是适配器？简述其功能。,内存：用于存放系统当前运行所需要的程序和数据的半导体存储器，称为内存储器，简称内存；外存用于存放程序和数据，但不能被CPU直接访问的大容量存储器，称为外存储器，简称为外存；外存一般包括磁盘存储器和光盘存储器。CPU运算器和控制器合称为中央处理器，简称CPU。适配器主机和不同速度的外设之间的一种部件，用于主机和外设之间的信息转换。,第2章 运算方法和运算器,2023/9/1,8,1.用8位编码表示下列各整数的原码、反码、补码。,2023/9/1,9,若a7 0，则X为正数，显然a0 a6取任何值均可。若a7 1，则X为负数，X移0.a6 a5 a0 0.5D=0.100000B，则0.5D 移0.100000 若要X0.5，即等价于X移 0.5D 移 即0.a6 a5 a00.100000，因此必须是a5 a0不全为0。结论：如果a7 0，a6 a0取任何值均可；如果a7 1，必须满足a6=1 且a5 a0不全为0。,2.设X补a7.a6 a5 a0，其中ai 取0或1，若要X-0.5，求a0 a1 a2 a7 的取值。,2023/9/1,10,3.有一个字长为32位的浮点数，符号位1位；阶码8位，用移码表示；尾数23位，用补码表示；基数为2。请写出：(1)最大数的二进制表示，(2)最小数的二进制表示，(3)规格化数所能表示的数的范围。,设移码采用移128码，且机器数格式如右：最大值（最大正数）0 1111 1111 111 1111 1111 1111 1111 1111即 x=(1-2-23)*2127 二进制表示：x=(1-0.0000 0000 0000 0000 0000 001)*2111 1111 最小值（最小负数）1 1111 1111 000 0000 0000 0000 0000 0000 即 x=1*2127二进制表示：x=-1*2111 1111,2023/9/1,11,3.有一个字长为32位的浮点数，符号位1位；阶码8位，用移码表示；尾数23位，用补码表示；基数为2。请写出：(1)最大数的二进制表示，(2)最小数的二进制表示，(3)规格化数所能表示的数的范围。,设移码采用移128码，且机器数格式如右：规格化数表示范围最大正数：0 1111 1111 111 1111 1111 1111 1111 1111 即 x=(1-2-23)*2127最小正数：0 0000 0000 100 0000 0000 0000 0000 0000 即 x=2-1*2-128最大负数：1 0000 0000 011 1111 1111 1111 1111 1111 即 x=-(2-1+2-23)*2-128最小负数：1 1111 1111 000 0000 0000 0000 0000 0000 即 x=1*2127规格化的正数范围2-129(1-2-23)*2127 负数范围2127(2-1+2-23)*2-128,2023/9/1,12,4、将下列十进制数表示成IEEE754标准的32位浮点规格化数。,27/6427/64=0.011011B=1.1011*2-2e=2，则Ee127125 规格化数27/64 27/64=0.011011B=1.1011*2-2 规格化数,2023/9/1,13,y补 00.00011,5、已知x和y，用变形补码计算xy，同时指出结果是否溢出。,x=0.11011 y=0.00011 x补00.11011，y补00.00011 x+y补00.11110，未溢出 x+y=+0.11110,x补 00.11011,00.11110,2023/9/1,14,x=0.11011 y=0.10101 x补00.11011，y补11.01011x+y补 00.00110，未溢出 x+y=+0.00110,y补 11.01011,5、已知x和y，用变形补码计算xy，同时指出结果是否溢出。,x补 00.11011,00.00110,2023/9/1,15,x=0.10110 y=0.00001 x补11.01010，y补11.11111x+y补 11.01001，未溢出 x+y=-0.10111,y补 11.11111,5、已知x和y，用变形补码计算xy，同时指出结果是否溢出。,x补 11.01010,11.01001,2023/9/1,16,6、已知x和y，用变形补码计算xy，同时指出结果是否溢出。,x=0.11011 y=0.11111 x补00.11011，y补 00.11111x-y溢出（上溢）,x补 00.11011,y补 00.11111,01.11010,2023/9/1,17,6、已知x和y，用变形补码计算xy，同时指出结果是否溢出。,x=0.10111 y=0.11011 x补00.10111，y补 11.00101x-y补 11.11100，未溢出 x-y=-0.00100,x补 00.10111,y补 11.00101,11.11100,2023/9/1,18,6、已知x和y，用变形补码计算xy，同时指出结果是否溢出。,x=0.11011 y=0.10011 x补00.11011，y补 00.10011x-y补溢出（上溢）,x补 00.11011,y补 00.10011,01.01110,2023/9/1,19,7、用原码阵列乘法器计算xy。,x11011 y11111机器内部补码数据：x补0 11011 y补1 00001符号位单独运算：011算前求补器输出：|x|=11011|y|=11111乘法阵列：|x|y|1 1 0 1 0 0 0 1 0 1算后求补器输出：xy补 1 0010111011 xy=-1101000101,1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 11 1 0 1 1,1 1 0 1 0 0 0 1 0 1,1 1 1 1 1,1 1 0 1 1,2023/9/1,20,7、用原码阵列乘法器计算xy。,x11111 y11011机器内部补码数据：x补 1 00001 y补 1 00101符号位单独考虑：110 算前求补器输出：|x|=11111|y|=11011乘法阵列：|x|y|1 1 0 1 0 0 0 1 0 1算后求补输出：xy补 0 1101000101 xy=0 1101000101,1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 11 1 1 1 1,1 1 0 1 0 0 0 1 0 1,1 1 0 1 1,1 1 1 1 1,2023/9/1,21,9-1、x=2-0110.100101，y=2-010(-0.011110)，求x+y,设尾数阶码均使用双符号位的补码表示 x浮 11 101，00.100101 y浮 11 110，11.1000101)求阶差并对阶 EExEyEx补Ey补11 101 00 01011 111 修改后的x表示为：x浮 11 110，0.010010(1)2)尾数求和 MS=Mx+My=11.1101 00(1)3)规格化处理 执行2次左规处理，MS=11.0 1 0 0 1 0(0)，ES=11 100 4)舍入处理 5)判溢出故得最终结果为 xy2100（0.101110）,00.0 1 0 0 1 0,11.1 0 0 0 1 0,11.1 1 0 1 0 0,采用0舍1入法处理，则舍去0,阶码符号位为11，不溢出,2023/9/1,22,9-1、x=2-0110.100101，y=2-010(-0.011110)，求x-y,设尾数阶码均使用双符号位的补码表示 x浮 11 101，00.100101 y浮 11 110，11.1000101)求阶差并对阶 EExEyEx补Ey补11 101 00 01011 111 修改后的x表示为：x浮 11 110，0.010010(1)2)尾数求差 MS=Mx My=00.110000(1)3)规格化处理4)舍入处理 5)判溢出故得最终结果为 xy20100.110001,00.0 1 0 0 1 0,00.0 1 1 1 1 0,00.1 1 0 0 0 0,采用0舍1入法处理，则进位，MS=00.110001,阶码符号位为11，不溢出,My补,Mx补,不需规格化,2023/9/1,23,9-2、x=2-101(-0.010110)、y=2-1000.010110，求x+y,设尾数阶码均使用双符号位的补码表示 x浮11 011,11.101010 y浮11 100,00.0101101)求阶差并对阶 EExEyEx补Ey补11 011 00 10011 111 即E为1，x的阶码小，应使Mx右移1位，Ex加1，x浮 11 100，1.110101（0）2)尾数求和 MS=Mx+My=00.0 0 1 0 1 1（0）3)规格化处理 执行2次左规处理，MS=00.1 0 1 0 0 0(0)，ES=11 0104)舍入处理 5)判溢出故得最终结果为 xy2110（0.101100）,11.1 1 0 1 0 1（0）,00.0 1 0 1 1 0,00.0 0 1 0 1 1（0）,采用0舍1入法处理，则舍去0,阶码符号位为11，不溢出,2023/9/1,24,9-2、x=2-101(-0.010110)y=2-1000.010110，求x-y,设尾数阶码均使用双符号位的补码表示 x浮11 011,11.101010 y浮11 100,00.0101101)求阶差并对阶 EExEyEx补Ey补11 011 00 10011 111 即E为1，x的阶码小，应使Mx右移1位，Ex加1，x浮 11 100，1.110101（0）2)尾数求差 MS=Mx-My=11.0 1 1 1 1 1（0）3)规格化处理4)舍入处理 5)判溢出故得最终结果为 xy 2100（0.100001）,11.1 1 0 1 0 1,11.1 0 1 0 1 0,11.0 1 1 1 1 1,My补,Mx补,采用0舍1入法处理，则舍去0,阶码符号位为11，不溢出,不需规格化,第3章 内部存储器,2023/9/1,26,1、设有一个具有20位地址和32位字长的存储器，问：,该存储器能存储多少字节的信息？存储容量=存储单元个数每单元字节数=22032 bit如果存储器有512K8位SRAM芯片组成，需要多少片?需要做存储芯片的字位扩展；位扩展：4片512K8位芯片构成512K32位的存储组；字扩展：2组512K32位存储组构成1M32位的存储器；因此，共需要24=8片给定的SRAM芯片需要多少位地址做芯片选择？字扩展的是2个存储组，因此，需1位地址做片选。,2023/9/1,27,由16K8位的芯片字位扩展构成64K32位的存储器；位扩展：由4片16K8位的芯片构成16K32位的存储组；字扩展：由4组16K32位存储组构成16K32位的存储器；因此，4个存储组的片选信号应由最高两位地址A14和A15产生；该存储器的组成逻辑框图如下：,3、用16K8位的DRAM芯片构成64K32位存储器，问：（1）画出该存储器的组成逻辑框图。,2023/9/1,28,位扩展,/CS,/WE,2023/9/1,29,字扩展,/WE,A13A0,D31D0,/MREQ,A14,A15,2023/9/1,30,3、用16K8的DRAM芯片构成64K32位存储器，要求：(2)设储器读/写周期为0.5s，CPU在1s内至少要访问一次。试问采用哪种方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？,假定16K8位的DRAM芯片的存储矩阵是128行(1288)列；若集中刷新，则有128行0.5us=64us的死时间，不合适；若分散刷新，则每访存一次需要1us，也不合适；所以，应采用异步式刷新方式。假定DRAM芯片的刷新周期为2ms两行的刷新间隔为：2ms/128=0.015625ms=15.625us若取15.5us作为实际的刷新间隔刷新存储体一遍实际所用时间为：15.5us1281984us=1.984ms,2023/9/1,31,6、用32K8位的EPROM芯片组成128K16位的只读存储器，试问：,数据寄存器多少位？因为系统数据总线为16位，所以数据寄存器16位地址寄存器多少位？因为存储器容量为128K，需系统地址总线17位，所以地址寄存器17位共需多少个EPROM芯片？所需芯片总数：(128K/32K)(16/8)=8片,2023/9/1,32,6、用32K8位的EPROM芯片组成128K16位的只读存储器，试问：（4）画出此存储器的组成框图。,2023/9/1,33,8、设存储器容量为64M，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。存储周期T=100ns，数据总线宽度为64位，总线传送周期=50ns。求：顺序存储器和交叉存储器的带宽各是多少？,顺序存储器和交叉存储器连续读出m=8个字的数据信息量为：q=864=512位顺序存储器所需要的时间为t1=mT=8100ns=800ns=810-7s故顺序存储器的带宽为W1=q/t1=512/(810-7)=64107bit/s交叉存储器所需要的时间为t2=T+(m-1)=100ns+(8-1)50ns=450ns=4.510-7s故交叉存储器的带宽为W1=q/t2=512/(4.510-7)=113.8107bit/s,2023/9/1,34,9、CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。,命中率h=Nc/(Nc+Nm)=2420/(2420+80)=0.968主存与Cache的速度倍率r=tm/tc=240ns/40ns=6访问效率e=1/(r+(1-r)h)=1/(6+(1-6)0.968)=86.2%平均访问时间ta=tc/e=40ns/0.862=46.4ns,2023/9/1,35,10、已知cache存储周期40ns，主存存储周期200ns，cache/主存系统平均访问时间为50ns，求cache的命中率是多少？,由 ta=htc+(1-h)tm，可得,2023/9/1,36,13、一个组相联Cache由64个行组成，每组4行。主存储器包含4K个块，每块128字。请表示内存地址的格式。,组相联映射下的主存地址格式如下：每块128字，假定主存以字进行组织块内的字地址需要7位Cache由64个行组成，每组4行Cache中共包含16组，需4位组号主存包含4K个块主存块号为12位主存标记位有124=8位,7位,4位,8位,2023/9/1,37,14、某机主存容量1MB，字长1B，块大小16B，Cache容量64KB，若Cache采用直接映射方式，请给出2个不同标记的内存地址，它们映射到同一个Cache行。,直接映射下的主存地址格式如下：每块16B 块内的字节地址需要4位Cache容量64KB 共包含4K行 Cache块号12位主存容量1MB 主存地址20位 主存标记位20124=4位两个满足题目要求的主存地址：0000 1001 0000 1110 0000 0001 1001 0000 1110 0000,4位,12位,4位,2023/9/1,38,15、假设主存容量16M32位，Cache容量64K32位，主存与Cache之间以每块432位大小传送数据，请确定直接映射方式的有关参数，并画出主存地址格式。,直接映射下的主存地址格式如下：每块4字 块内的字地址需要2位Cache容量64KB Cache共包含16K个块 Cache块号需要14位主存16MB 主存地址为24位 主存标记位有24142=8位,2位,14位,8位,第4章 指令系统,2023/9/1,40,3、指令格式结构如下所示，试分析指令格式与寻址方式特点。,单字长双地址码的RR型指令。操作码6位，系统中可以包含64种不同的指令。源、目的操作数只能采用寄存器寻址方式。,2023/9/1,41,4、指令格式结构如下所示，试分析指令格式与寻址方式特点。,双字长双地址码的RS型指令。操作码6位，系统中可以包含64种不同的指令。源操作数只能使用寄存器寻址方式；目的操作数只能使用变址寻址方式；其中，变址寄存器可使用16个通用寄存器之一；偏移量为16位。,2023/9/1,42,6、一种单地址指令格式如下所示，R变址寄存器，R1基址寄存器，PC程序计数器，填写下列寻址方式。,2023/9/1,43,7、某计算机字长为16位，主存容量为64K字，采用单字长单地址指令，共有40条指令，试采用直接、立即、变址、相对四种寻址方式设计指令格式。,40条指令指令操作码需6位，26=64，其中24种编码未用；4种寻址方式寻址特征需2位；单字长单地址指令剩余8位作为形式地址；设计方案：方案1：专用变址寄存器；方案2：通用寄存器作为变址寄存器；,2023/9/1,44,方案1：专用变址寄存器,各操作数的寻址范围：立即数寻址方式指令中的立即数不能超过8位；直接寻址方式直接地址为8位，可直接寻址范围为28个单元；变址寻址方式E=（R）+D，其中变址寄存器R为16位；由于主存容量64K字，可直接寻址整个主存空间；相对寻址方式E=（PC）+D，可直接寻址整个主存空间；,2023/9/1,45,方案2：通用寄存器作为变址寄存器,各操作数的寻址范围：立即数寻址方式指令中的立即数不能超过4位；直接寻址方式直接地址为4位，可直接寻址范围为24个单元；变址寻址方式E=（R）+D，其中变址寄存器R为16位；由于主存容量64K字，可直接寻址整个主存空间；相对寻址方式E=（PC）+D，可直接寻址整个主存空间；,2023/9/1,46,9、某机字长为32位，CPU中有16个32位通用寄存器，设计一种能容纳64种操作的指令系统，如果采用通用寄存器作为基址寄存器，则RS型指令的最大存储空间是多少？,指令格式64种操作 操作码占6位；16个通用寄存器一个操作数和基址寄存器各占4位；单字长指令 形式地址占32 6 4 4=18位；操作数S的地址E（R1）D，其中R1为32位的；若系统的地址总线32位，则可寻址整个主存；若系统的地址总线32位，则可寻址的最大存储空间为232+218,6位,4位,4位,18位,2023/9/1,47,12、根据操作数所在的位置，指出其寻址方式。,操作数在寄存器中，为 寻址方式；操作地址在寄存器，为 寻址方式；操作数在指令中，为 寻址方式；操作数地址（主存）在指令中，为 方式；操作数的地址为某一寄存器内容与位移量之和，可以是 寻址方式；,寄存器,寄存器间接,立即数,直接寻址,相对，基址，变址,第5章 中央处理机,2023/9/1,49,2、参见图5.15的数据通路，画出存数指令STO R1，（R2）的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的数存单元中。,指令地址,指令,数据单元,数据地址,数据,2023/9/1,50,存数指令STO R1，（R2）,(PC)AR,(M)DR,(DR)IR,译码,(R2)AR,(R1)DR,DRMM,取指周期,执行周期,PC0GARi,DR0GIRi,R20GARi,R10GDRi,2023/9/1,51,3、参见图5.15的数据通路，画出取数指令LAD(R3)，R0的指令周期流程图，其含义是将(R3)为地址数存单元的内容取至寄存器R0中。,指令地址,指令,数据,数据地址,2023/9/1,52,取数指令LAD(R3)，R0的指令周期,(PC)AR,(M)DR,(DR)IR,译码,(R3)AR,MMDR,DRR0,取指周期,执行周期,PC0GARi,DR0GIRi,R30GARi,DR0GR0i,2023/9/1,53,6、假设某机器有80条指令，平均每条指令有4条微指令组成，其中有一条取值微指令是所有指令公用的，已知微指令长度为32位，请估算控制存储器容量。,微指令的数目为803+1=241条；微指令字长为32/8=4字节；故，控制存储器的容量为 2414=964字节该容量为控制存储器的最小容量。,2023/9/1,54,8、某机有8条指令I1I8，每条微指令所包含的微命令控制信号如下表所示。aj分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅为8位，请安排微指令的控制字段格式。,微命令数目操作控制字段，则采用混合表示法设计微指令；从左表中选择互斥的微操作；a命令：与i互斥b命令：与f、g、i、j互斥c命令：与f、j互斥d命令：与i、j互斥e命令：与f、h、j互斥f命令：与b、c、e、h、i、j互斥g命令：与b、h、j互斥h命令：与e、f、g、i互斥i命令：与a、b、d、f、h、j互斥j命令：与b、c、d、e、f、g、i互斥互斥信号组e、f、h和b、i、je、f、h和d、i、je、f、h和b、g、ji、f、h和b、g、j,2023/9/1,55,8、某机有8条指令I1I8，每条微指令所包含的微命令控制信号如下表所示。aj分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅为8位，请安排微指令的控制字段格式。,解法1：将（d,i,j）和（e,f,h）分别组成两个小组，进行译码，可得六个微命令信号，剩下的a,b,c,g四个微命令信号可进行直接控制，其整个控制字段组成如右图所示：解法2：将（b,i,j）和（e,f,h）分别组成两个小组，进行译码，可得六个微命令信号，剩下的a,b,c,g四个微命令信号可进行直接控制，其整个控制字段组成如右图所示：,注意：00表示两位均不产生控制信号,2023/9/1,56,12、今有4级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。假设完成各步操作的时间依次为100ns、100ns、80ns、50ns。请问：,流水线的操作周期应设计为多少？流水线的操作周期应按各步操作的最大时间来考虑，即流水线时钟周期性，故取100ns。若相邻两条指令发生数据相关，硬件上不采取措施，那么第2条指令要推迟多少时间进行？遇到数据相关时，就推迟第2条指令的执行；要推迟到所需读取的数据已产生为止，因此至少需要延迟2个时钟周期。如果再硬件设计上加以改进，至少需推迟多少时间？如采用专用通路技术，应保证取数之前结果已计算出来；因此，至少需要延迟1个时钟周期。,流水时空图,2023/9/1,57,流水时空图,可能出现的数据相关,2023/9/1,58,13、指令流水线有取指（IF）、译码（ID）、执行（EX）、访存（MEM）、写回寄存器堆（WB）五个过程段，共有20条指令连续输入此流水线。,画出流水处理的时空图，假设时钟周期为100ns。,EX,2023/9/1,59,13、指令流水线有取指（IF）、译码（ID）、执行（EX）、访存（MEM）、写回寄存器堆（WB）五个过程段，共有20条指令连续输入此流水线。,求流水线的实际吞吐量（单位时间内执行完毕的指令条数）。求流水线的加速比。,2023/9/1,60,16、判断以下三组指令中各存在哪种类型的数据相关？,I1 LDA R1,A;M(A)R1I2 ADD R2,R1;(R2)+(R1)R2I3 ADD R3,R4;(R3)+(R4)R3I4 MUL R4,R5;(R4)(R5)R4I5 LDA R6,B;M(B)R6I6 MUL R6,R7;(R6)(R7)R6,写后读相关,读后写相关,写后写相关,第6章 总线系统,2023/9/1,62,1、比较单总线、双总线、三总线结构的性能特点。,单总线结构使用一条系统总线来连接CPU、内存和I/O设备；特点：简单易行；系统总线负载重；双总线结构在CPU和主存之间专门设置了一组高速的存储总线；保持单总线结构优点的基础上，减轻了CPU的负担；三总线结构在各外部设备与通道之间增加一组I/O总线。提高了CPU工作效率，同时也最大限度的提高外设的工作速度；但硬件成本进一步增加。,2023/9/1,63,8、同步通信之所以比异步通信具有较高的传输频率，是因为同步通信（）。A、不需要应答信号B、总线长度较短C、用一个公共时钟信号进行同步D、各部件存取时间比较接近9、在集中式总线仲裁中，（）方式响应时间最快，（）方式对（）最敏感。A、菊花链方式B、独立请求方式C、电路故障D、计数器定时查询方式,C,B,A,C,2023/9/1,64,10、采用串行接口7位ASCII码传送，带有1位奇校验位、1位起始位和1位停止位，当波特率为9600波特时，字符传送速率为（）。A、960B、873C、1371D、48011、系统总线中地址线的功能是（）。A、选择主存单元地址 B、选择进行信息传输的设备C、选择外存地址D、指定主存和I/O设备接口电路的地址12系统总线中控制线的功能是（）。A、提供主存、I/O接口设备的控制信号和响应信号B、提供数据信息C、提供时序信号D、提供主存、I/O接口设备的响应信号,A,D,A,2023/9/1,65,总线带宽Dr 一个总线周期传送的字节数D总线周期T 一个总线周期传送的字节数D总线时钟频率f 870M560MB/s,20、某总线在一个总线周期中并行传送8个字节的信息，假设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz，总线带宽是多少？,第7章 外围设备,2023/9/1,67,1、计算机的外围设备是指（）A、输入/输出设备B、外存设备C、输入/输出设备及外存储器D、除了CPU和内存以外的其他设备2、打印机根据印字方式可分为（）和（）两大类，在（）类打印机中，只有（）型打印机能打印汉字。A、针型打印机 B、活字型打印机C、击打式 D、非击打式,D,C,D,C,A,2023/9/1,68,磁盘存储器的存储容量是多少？每道记录信息容量=12288字节每个记录面信息容量=27512288字节磁盘组总容量为：4面27512288字节=13516800字节最高位密度与最低位密度是多少？最高位密度D1，即最内层磁道的位密度（R1=115mm）D1=12288字节/（2R1）=17字节/mm最低位密度D2，即最外层磁道的位密度（R2）R2=R1+（275 5）=115+55=170mmD2=12288字节/（2R2）=11.5 字节/mm,7、某磁盘存储器转速为3000转/分，共有4个记录面，每毫米5道，每道记录信息为12288B，最小磁道直径为230mm，共有275道。问：,2023/9/1,69,磁盘数据传输率是多少？磁盘传输率 C=盘片转速 r 道容量 N 盘片转速 r=3000/60=50 周/秒道容量 N=12288字节（每道信息容量）C=r N=50 12288=614400字节/秒平均等待时间是多少？平均等待时间=（1/2）*1/r=（1/2）*(1/50)=10 ms,7、某磁盘存储器转速为3000转/分，共有4个记录面，每毫米5道，每道记录信息为12288B，最小磁道直径为230mm，共有275道。问：,2023/9/1,70,存取时间平均找道时间平均等待时间数据传播率DrrN，r为磁盘转速，N为每道容量,8、已知某磁盘存储器的转速为2400转/分，每个记录面道数为200道，平均找道时间为60ms，每道存储容量为96Kbit，求磁盘的存取时间与数据传播率。,第8章 输入输出系统,2023/9/1,72,1、如果认为CPU等待设备的状态信号是处于非工作状态（即踏步等待），那么在下面几种主机与设备之间的数据传送中，（）主机与设备是串行工作的；（）主机与设备是并行工作的；（）主机程序与设备是并行运行的。A、程序查询方式 B、程序中断方式 C、DMA方式2、中断向量的地址是（）。A、子程序入口地址 B、中断服务程序入口地址C、中断服务程序入口地址指示器D、例行程序入口地址4、采用DMA方式传送数据时，每传送一个数据就要占用一个（）的时间。A、指令周期 B、机器周期 C、存储周期 D、总线周期,A,C,B,B,C,2023/9/1,73,（1）将表中各级中断处理程序的各中断屏蔽值如何设置？每级对应一位，该位为0表示允许中断，为1表示中断屏蔽,8、设某机器有5级中断：L0，L1，L2，L3，L4，其中断响应优先次序为：L0最高，L1次之，L4最低，现在要求将中断处理次序改为L1L3L0L4L2，试问：,2023/9/1,74,按优先次序先调用L0，L0屏蔽了本级和低级中断请求，而L1的中断请求未屏蔽，则L1发生中断嵌套响应；L1中断时，不允许任何中断，服务完毕后，退回到L0的中断服务程序，这时，允许L3的中断嵌套响应；L3服务完毕后，返回L0中断服务程序；L0服务完毕后，按照顺序应处理L2，L2开放了更高级中断L4，因此响应了L4，L4响应完成后再继续执行L2级中断服务程序。,(2)若这5级中断同时发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。(L1L3L0L4L2),2023/9/1,75,12、下列陈述中正确的是（）A、在DMA周期内，CPU不能执行程序B、中断发生时，CPU首先执行入栈指令将程序计数器内容保护起来C、DMA传送方式中，DMA控制器每传送一个数据就窃取一个指令周期D、输入输出操作的最终目的是要实现CPU与外设之间的数据传输14、IEEE1394是（）I/O标准接口，与SCSI（）I/O标准接口相比，它具有更高的（），更强的（），体积（），连接方便。A、并行 B、串行 C、数据传输速率 D、数据传输实时性E、小,D,D,B,C,A,E,2023/9/1,76,14、Pentium系统有两类中断源：由CPU外部的硬件信号引发的称为_，它分为_和_；由指令引发的称为_，其中一种是_，另一种是_。15、SCSI是系统级（），是处于主适配器和智能设备控制器之间的（）IO接口。SCSI-3标准允许SCSI总线上连接的设备由（）个提高到（）个，可支持（）位数据传输。A.并行 B.接口 C.16 D.8 E.16,B,A,D,C,E,外部中断,可屏蔽中断,非屏蔽中断,异常中断,执行异常,指令中断,2023/9/1,77,通道方式利用通道来管理外设的工作，可以实现对外设的统一管理和外设与内存之间的数据传送，减轻了CPU的负担，大大提高了CPU的工作效率。DMA方式需要硬件DMAC的控制管理主存与高速外设之间大批数据交换；数据传送速度很高，传送速率仅受到内存访问时间的限制。中断方式一般适用于随机出现的慢速外设的数据传送服务；一旦提出请求应立即进行，节省了CPU的时间开销，但硬件结构稍复杂一些。,16、比较通道、DMA、中断三种基本I/O方式的异同点。,