《数字电路与数字逻辑》第十章.ppt

第七节 现场可编程门阵列FPGA,一、FPGA的基本结构,1.CLB：,2.IOB:,分布于芯片中央，实现规模不大的组合、,时序电路。,分布于芯片四周，实现内部逻辑电路与,芯片外部引脚的连接。,3.IR：,包括不同类型的金属线、可编程的开关,矩阵、可编程的连接点。,4.SRAM:,存放编程数据。,图 10.7.2 FPGA内SRAM单元,图 10.7.1 FPGA的基本结构框图,二、CLB和IOB,1.XC2000系列的CLB,(1)组合逻辑电路,工作方式,激励信号,时钟信号,CLK(同步)，或C、G(异步)。,(2)存储电路,(3)控制电路,图10.7.3 XC2000系列的CLB电路,四变量的任意函数,F,G,A,B,C,D,Q,(a)四变量任意函数,(b)2个三变量任意函数,三变量的任意函数,F,G,A,B,C,D,Q,三变量的任意函数,A,B,C,D,Q,图10.7.4 CLB中组合逻辑电路的3种组态,(c)五变量任意函数,三变量的任意函数,F,G,A,B,C,D,Q,三变量的任意函数,A,C,D,Q,MUX,例 用查询表方式实现2输入(A、B)，2输出(G、F)的组合逻辑电路。,图10.7.5 两变量通用逻辑模块的原理图,表10.7.1两变量通用逻辑模块的真值表,2.XC2000系列的IOB,图10.7.6 XC2000系列的IOB,三、IR,(1)金属线,通用互连(General-Purpose Interconnect),直接互连(Direct Interconnect),长线(Long Line),(2)开关矩阵(SM：Switching Matrices),(3)可编程连接点(PIP：Programmable Interconnect Points),图10.7.7 XC2000内部的互连资源,图10.7.8 XC2000的通用互连资源,图10.7.9 开关矩阵每个引脚的连接选项,图10.7.10 XC2000的直接互连线,图10.7.11 XC2064的长线,