《数字电路与数字逻辑》第三章.ppt

1,第3章 集成逻辑门电路,一、逻辑门电路,二、数字集成电路的分类,三、本章内容,3.1 分立元件门电路,一、二极管“与门”电路,二、二极管“或门”电路,三、“非”门电路（反相器）,2,3.2 TTL门电路,一、典型TTL与非门,二、改进型TTL与非门,三、其它类型的TTL门电路,3.3 ECL和I2L门电路简介,一、ECL门电路,二、I2L门电路,3.4 CMOS门电路,一、CMOS反相器,二、其它类型的CMOS电路,3,3.地位,第3章 集成逻辑门电路,一、逻辑门电路,1.概念,2.发展,4,二、数字集成电路的分类,1.按集成度,SSI MSI LSI VLSI,5,74/54AC/ACT,2.按制造工艺,双极型,TTL ECL I2L,MOS型,PMOS NMOS CMOS,4000,54/74AS,54/74,54/74H,54/74S,54/74LS,54/74ALS,54/74HC/HCT,54/74FAST,Bi-CMOS型,6,TTL、CMOS集成逻辑门的基本结构、工作原理和外部特性（包括逻辑功能和外部电气特性）。,三、本章内容,7,3.1 分立元件门电路,结论：F=AB,一、二极管“与门”电路,二极管为理想的,8,结论：F=A+B,二、二极管“或门”电路,二极管“或门”电路,二极管为理想的,9,三、“非”门电路（反相器）,1.三极管开关特性,(1)截止条件：e结反偏，c结反偏,(2)饱和条件：e结正偏，c结正偏；,在数字电路中，只利用截止区（关态）和饱和区（开态）,ton、toff限制了电路的最高工作速度。,(3)三极管瞬时开关特性,ton（开启时间）、toff（关闭时间）,10,2.三极管反相器,(1)工作原理,1,A,F,（b）逻辑符号,R1,Vcc,F(uO),(+12V),VD,(+3V),-V BB,(-12V),A(u1),iB,iC,RC,D,R2,3.4V,0.2V,（a）电路,图三极管反相器电路,(2)负载能力,灌电流负载,拉电流负载,11,3.2 TTL门电路,一、典型TTL与非门,1.电路结构:,输入级、中间级、输出级,2.工作原理：,设UIH=3.4V UIL=0.2V Uon=0.7V VCC=5V,(1)A=B=1,(2)A=0,B=1,Y=0 开态,Y=1 关态,(3)A=1,B=0,Y=1 关态,(4)A=0,B=0,Y=1 关态,12,3.TTL与非门的主要外部特性,(1)电压传输特性,阀值电压：UT=1.4V,关门电平、开门电平及噪声容限,主要静态参数,输出逻辑高电平和低电平,标准值 合格值,高电平UOH,3.4V,2.4V,0.2V,0.4V,低电平UOL,(a)电压传输特性,13,(2)输入特性,iI/mA,O-0.5-1.0,-1.5-2.0,-1.0-0.5 0.5 1.0 1.5 2.0 uI/V,1.4,(a)输入特性,(b)测试电路,图3.2.5 输入特性曲线,输入短路电流：IIS=-1.07mA,输入漏电流：IIH=IB1(0.01)约为40 A,2个或2个以上输入端并联时，输入电流如何？,14,(3)输入负载特性,当 uI 1.3V时，T5截止,T2截止或,T2导通，但忽略其分流作用，因其处于放大状态。,当 uI=1.4V时，T5导通，箝位于1.4V,稳定输出高电平，则RI 0.91,15,直流5V档内阻20K 5,多余输入端的处理,与信号端并接；经一个电阻（大于1）接电源正极；接地。,悬空引脚为1.4V左右,16,(4)输出特性,拉电流负载,灌电流负载,17,扇入系数：NI,扇出系数：NO,从输出特性曲线能看出允许的最大拉电流和灌电流。,（如高电平2.4V;低电平0.4 V）,通常NO8。,18,(5)动态特性,传输延迟,图3.2.11 TTL与非门的传输延迟,19,54/74系列，10ns左右,已知tpd=10ns,20,Vcc与地间接退耦电容以消除尖峰电流带来的电路间的串扰。,动态尖峰电流,图3.2.12 动态尖峰电流,21,二、改进型TTL与非门,1.54H/74H系列,图3.2.13 54H/74H系列与非门（54H/74H00)的电路结构,(1)输出级采用 达林顿结构三极管；,(2)降低电阻的阻值,tpd 6ns,但加大了电路的静态功耗。,减小了门电路输出高电平时的输出电阻。,提高了三极管的开关速度使tpd。,22,2.54S/74S系列,图3.2.14 54S/74S系列与非门（54S/74S00)的电路结构,(1)引入抗饱和三极管。,(2)引入有源泄放电路。,tpd=35ns，电路的静态功耗仍比较大。,减轻三极管的饱和深度，使tpd。,加速T5 的导通或截止，使tpd。,23,图3.2.14 54S/74S系列与非门（54S/74S00)的电路结构,24,3.54LS/74LS 系列,图3.2.16 54LS/74LS系列与非门（54LS/74LS00)的电路结构,tpd=10ns。,(1)提高电阻值。,(2)引入抗饱和三极管和有源泄放回路。,(3)引入SBD（无电荷存储效应）代替 多发射极三极管。,(4)引入D3、D4 加速关态 开态过程。,25,表3.2.1 不同系列TTL门电路的性能比较,26,三、其它类型的TTL门电路,典型TTL与非门的输入、输出特性仍适用,1.TTL或非门,2.TTL异或门,3.集电极开路的门电路（OC门）,(1)引入OC门的原因,由于是推拉式输出，输出端不能直接并联，不能实现线与功能。,27,不能直接驱动大电流、高电压的负载。,输出高电平是固定的，缺乏灵活性。,(2)OC门,概念,逻辑符号,使用时，需外接电源和电阻,28,(3)外接电阻RL 的确定,设n个门并接，驱动 m个负载门的输入端。,所有OC门输出高电平,IIH:负载门输入漏电流。,IOH:OC门输出漏电流；,29,只有一个OC门输出低电平：,I IL：负载门低电平输入电流,I G（max）：OC门最大灌电流,30,作驱动器,(4)OC门的应用,线与,31,4.三态输出TTL门（TS门）,(1)三态输出与非门组成及工作原理,(2)典型用途,构成总线结构,双向数据传输,三态门应用举例-1,三态门应用举例-2,32,第三节 ECL和I2L门电路简介,进一步提高速度而研制的。是TTL、CMOS、I2L、ECL电路中工作速度最快的一种。,一、ECL门电路,原因：,ECL门电路中三极管工作在非饱和和浅截止状态；,ECL门电路中电阻阻值小，且逻辑摆幅（高、低电平之差）低。,33,2.工作原理,3.参数,tpd一般为35ns 目前已能减小至0.1ns以内。,高电平-0.8V、低电平-1.6V、阀值电压、噪声容限在0.2V左右；,1.组成,电流开关、基准电压源、射极输出器。,34,由于是射极输出，可实现“线或”功能。,4.应用,ECL电路的产品限于中、小规模集成电路（由于功耗大），主要用于高速，超高速的数字系统和设备当中。（国产ECL电路分为CE10K、CE100K两个系列),Y1=A+B+C+D,ECL电路应用举例-3,35,二、I2L门电路,进一步提高集成度而研制的。每个逻辑单元的电路结构非常简单，且功耗低。,1.I2L基本逻辑单元的工作原理,图3.3.2 I2L基本逻辑单元,I2L基本门电路,36,2.参数,高电平0.7V，低电平0.1V；,一般tpd 10ns。,3.应用,目前I2L电路主要用于制作大规模集成电路的内部逻辑电路（为提高抗干扰能力，接口电路与TTL电平兼容），很少用来制作中、小规模集成电路。,37,第四节 CMOS门电路,CMOS门电路的特点:,CMOS反相器（串联互补）、CMOS传输门（并联互补）是CMOS集成电路的基本组件。,制作工艺简单，集成度高；,工作电源允许的变化范围大，功耗低；,输入阻抗高，扇出系数大；,抗干扰能力强。,38,一、CMOS反相器,1.电路结构,NMOS、PMOS管串联互补。开启电压 分别为UTN、UTP，为正常工作，要求：,2.工作原理,3.电压传输特性和电流转移特性,39,静态参数,噪声容限,UOL=0V，,UOH=VDD,（电压利用率高）,在CC4000系列CMOS电路的性能指标中规定：在输出高、低电平的变化不大于10%VDD的条件下，输入信号低，高电平允许的最大变化量。,40,4.加电后，CMOS器件输入端不能悬空,输入电位不定（此时输入电位由保护二极管的反向电阻比来决定），从而破坏了电路的正常逻辑关系；,由于输入阻抗高，易接受外界噪声干扰，使电路产生误动作；,极易使栅极感应静电，造成栅击穿。,41,二、其它类型的CMOS电路,两个反相器的负载管并联，驱动管串联。,1.CMOS与非门,(1)电路结构,(2)工作原理,带缓冲级的CMOS与非门,42,2.CMOS 或非门,(1)电路结构,两个反相器的负载管串联，驱动管并联。,(2)工作原理,带缓冲级的CMOS或非门,CMOS电路举例-4,43,3.CMOS双向传输门,(1)电路结构,NMOS、PMOS管并联互补。,(2)工作原理,CMOS电路举例-5,44,作业题,3.9,3.11,3.16,3.4,3.5,3.6,3.1(a),3.2,3.3,45,图三极管开关电路,46,图三极管截止和饱和时的等效电路,47,图三极管瞬时开关特性,48,49,(a)灌电流负载等效图,图负载等效电路,若 ICSICM 则,若 ICSICM 则,最大灌电流时：三极管处于临界饱和且满足ICM要求,50,图负载等效电路,(iD=0),最大拉电流的确定：,51,(a)电路,（b）逻辑符号,图典型TTL与非门,52,图3.2.2 T1结构及输入级逻辑等效电路,53,图3.2.3 TTL与非门电压传输特性,54,ab段(截止区),cd段(转折区),阀值电压（开启电压)UT=1.4V,bc段(线性区),结论：UI=0.2V时，T1深饱和,uI0.6V,T1深饱和,uB20.7V,uO=3.4V,0.6 VuI1.3V,T2放大,T5截止,1.3 VuI1.5V,T2放大饱和,T5 放大饱和,de段(饱和区),结论：UI=3.4V时，T1倒置放大。,1.5VuI,T2、T5饱和,uO=0.2V,(a)电压传输特性,55,2.4,Uoff,Uon,0.4,0.8V,2.0V,56,UNH,UNL,图输入端噪声容限示意图,57,定义时，只用一个输入端，当有2个或2个以上输入端并联时，输入电流如何？,IIH,2IIH,IIS,58,图3.2.6 输入负载特性,59,图3.2.6 输入负载特性,(c)等效电路,60,61,图3.2.8 uO=UOH时TTL与非门输出特性,(a)uO=UOH时输出特性,(b)拉电流负载示意,62,图3.2.9 uO=UOL时TTL与非门输出特性,(a)uO=UOL时输出特性,(b)灌电流负载示意,63,图3.2.10 TTL与非门的扇出,64,图3.2.15 抗饱和三极管,65,(a)电路,（b）逻辑符号,图3.2.17 TTL或非门电路,66,(a)电路,图3.2.18 TTL异或门电路,67,图3.2.18 TTL异或门电路,68,Y,&,B,A,图3.2.19 推拉式输出级并联的情况,Y1,&,D,C,Y2,Y,G1,G2,（a）,69,（a）电路,图3.2.20 集电极开路与非门的电路和图形符号,70,图3.2.21 OC门输出并联的接法及逻辑图,71,图3.2.22 RL(max)的确定,72,图3.2.23 RL(min)的确定,73,（a）控制端高电平有效,图3.2.24 三态与非门,74,（b）控制端低电平有效,图3.2.24 三态与非门,75,图3.2.25 用三态门构成总线结构,76,图3.2.26 用三态门实现数据的双向传输,77,例1 写出下图电路的输出表达式。,解：当B=0时，,当B=1时，,F=A；,78,例2 如下图所示电路、及其输入信号的波形，试画出输出信号P和G的电压波形并写出P的逻辑表达式。,G,P,解：当C=0时，,当C=1时，,79,VEE(5.2V),(a)电路,80,(b)国标符号,(c)曾用符号,图3.3.1 典型ECL或/或非门电路,81,注：,82,例3 写出下图所示ECL电路的输出表达式 F1、F2 和 F3。,解：ECL电路的输出端可以并联，实现“线或”功能。,F1=A+B,83,(a)或门,84,图3.3.3 I2L基本门电路,(b)或门,85,（b）逻辑符号,1,A,P,图3.4.1 CMOS反相器,设UTP=-3V，UTN=3V，VDD=10V。,(1)UIL=0V,(2)UIH=VDD,T1、T2 构成一种推拉式输出。故输出端不能并接实现“线与”功能。,86,图3.4.2 电压传输特性和电流转移特性,87,88,（b）逻辑符号,图3.4.3 CMOS与非门,输出阻抗变化大；,存在A的缺点：,输入端数目,UOL,UNL。,89,B,A,P,图3.4.4 带缓冲级的CMOS与非门,90,（b）逻辑符号,图3.4.5 CMOS或非门,输出阻抗变化大；,存在的缺点：,输入端数目,UOH,UNH。,91,B,A,P,图3.4.6 带缓冲级的CMOS或非门,92,例4 写出下图CMOS电路的逻辑表达式。,解：当B=0时，,当B=1时，,P2=A；,P2 为高阻态。,93,(b)国标符号,(c)曾用符号,图3.4.7 CMOS双向传输门,94,c=1时传输，c=0时关断。,c=1时,N管导通,P管导通,0,VDD,图3.4.7-1 CMOS双向传输门工作原理,95,例5 写出下图CMOS电路的逻辑表达式。,解：当B=0时，,当B=1时，,P4 为高阻态。,