【教学课件】第四章集成触发器.ppt

第四章 集成触发器,内容提要 本章讨论的触发器是具有记忆功能的基本逻辑单元。首先介绍触发器的特点，然后讨论基本RS触发器的工作原理及各种同步触发器的基本电路结构和逻辑功能；最后讨论常用集成触发器的逻辑功能及各种触发器之间的相互转换。,第一节 概述第二节 基本RS触发器第三节 同步触发器第四节 主从触发器第五节 边沿触发器第六节 CMOS边沿触发器第七节 其他类型触发器以及不同类型触发器之间的转换第八节 触发器的应用举例,第四章 集成触发器,第一节 概述,触发器（简记为FF）是具有记忆功能的单元电路，能够存储1位二值信号。其基本特点有两个，一是能够自行保持两个稳定状态：1态或0态；二是在不同输入信号作用下，触发器可以置成1态或0态。,触发器的逻辑功能用特性表、激励表（又称驱动表）、特性方程、状态转换图和波形图（又称时序图）来描述。,触发器按电路结构形式的不同，可分为基本RS触发器、同步触发器、主从触发器、维持阻塞触发器和边沿触发器等多种类型；按逻辑功能的不同，又可分为RS触发器、JK触发器、D触发器、和T触发器等类型；按触发器触发方式不同，可分为电平触发器、边沿触发器和主从触发器等。,本章主要讨论基本RS触发器、同步触发器、常用集成触发器的电路结构、工作原理和逻辑功能。,第二节 基本RS触发器,一、由与非门组成的基本RS触发器,1.电路结构,图4.2.1 与非门组成的基本RS触发器及其逻辑符号（a）逻辑图；（b）逻辑符号,2.工作过程,（1）当,=0，,=0，即当,，,均为低电平时，输出,状态不能确定。,（2）当,=0，,=1时，互补输出将使触发器输出稳定,在“0”态。,（3）当,=1，,=0时，互补输出将使触发器输出稳定,在“1”态。,（4）当,=1，,=1时，触发器保持原有状态不变，,触发器输出仍为Qn。,由此可见，由与非门构成的基本RS触发器具有接收并记忆一位二值信息的功能。,二、由或非门组成的基本RS触发器,图4.2.2 或非门组成的基本RS触发器及其逻辑符号（a）逻辑图；（b）逻辑符号,（1）当Sd=Rd=1时，Q=,=0，既不是定义的1态也不是,定义的0态，且在Sd和Rd同时回0后无法判断触发器输出,是1态还是0态。,（2）当Sd=0，Rd=1时，互补输出使触发器输出稳定在“0”态，,即 Q=0，=1。,（3）当Sd=1，Rd=0时，互补输出将使触发器输出稳定在“1”态，,=0。,即Q=1，,（4）当Sd=Rd=0时，触发器保持原有状态不变，触发器输出,仍为Qn。,三、触发器功能的描述,1特性表及驱动表,将上述基本RS触发器电路的分析结果列成表格，就得到其特性表，如表所示。,表4.2.1 与非门组成的基本RS触发器的特性表,由表可以得到基本RS触发器的驱动表，如表所示。,表4.2.2 与非门组成的基本RS触发器的驱动表,2特性方程,触发器次态与现态和输入、输出之间的逻辑关系用表达式的方式给出时，该表达式就称为触发器的特性方程。,特性方程为：,3状态转换图及时序图,图4.2.4 基本RS触发器的状态转换图,图4.2.5 基本RS触发器的时序图,四、基本RS触发器的动作特点,（1）基本RS触发器具有两个稳定状态，分别为1态和0态，故又称双稳态触发器。,（2）输入信号直接加在输出门上，在全部作用时间内直接改变输出状态，也就 是说输出状态直接受输入信号的控制。故而基本RS触发器又称直接置位-复位触发器。,（3）没有外加触发信号作用时，触发器保持原有状态不变，具有记忆作用。,五、集成RS触发器,下图所示为三态RS锁存器CD4044，16脚封装，其内部,集成了4个RS触发器。,图4.2.6 RS锁存器CD4044,表4.2.3 CD4044的功能表,例4.2.1如图所示基本RS触发器电路，其输入信号的电压波形如下图4.2.7(a)所示，试画出对应的输出端电压波形。,图4.2.7 例4.2.1的波形图（a）输入电压波形图；（b）输出电压波形图,第三节 同步触发器,受时钟脉冲控制的触发器统称为时钟同步触发器。,一、时钟同步RS触发器,1电路结构,图4.3.1 同步RS触发器及其逻辑符号（a）逻辑图；（b）逻辑符号,2逻辑功能,表4.3.1 同步RS触发器的特性表,3.特性方程,同步RS触发器的特性方程：,RS触发器的驱动表，如表所示。,表4.3.2 同步RS触发器的驱动表,由驱动表可得同步RS触发器的状态转换图如图所示。,图4.3.3 同步RS触发器的状态转换图,例 4.3.1 已知图所示的同步RS触发器，其输入信号波形如图4.3.4(a)所示，试画出输出端的电压波形。,图4.3.4 例4.3.1的波形图（a）输入的电压波形；（b）输出的电压波形,二、时钟同步JK触发器,1.电路结构,图4.3.5 同步JK触发器及其逻辑符号（a）逻辑图；（b）逻辑符号,2.逻辑功能,当CP=0时，G3、G4被封锁，都输出为1，触发器的状态保持不变。,当CP=1时，G3、G4解除封锁，输入J、K端的信号可控制触发器,的状态。,（1）当JK0时，G3和G4都输出1，触发器保持原理状态,不变，即Qn+1=Qn。,（2）当J1、K0时，,触发器翻到1状态，即Qn+1=1。,（3）当J0、K1时，,触发器翻到0状态，即翻到就J相同的0状态，,即Qn+1=0。,（4）当J1、K1时，,。,每输入一个时钟脉冲CP，触发器的状态变化一次，电路处于,计数状态，这时,同步JK触发器的特性表，如表所示。,表4.3.3 JK触发器的特性表,3.特性方程,（CP1期间有效）,由表可得JK触发器的驱动表，如表所示。,表4.3.4 同步JK触发器的驱动表,根据表可画出同步JK触发器的状态转换图，如图所示。,图4.3.7 同步JK触发器的状态转换图,4.同步JK触发器的动作特点,(1)空翻现象 在CP=1期间，触发器的输出状态翻转两次或两次以上的现象称为空翻现象。如图所示，第一个CP=1期间Q状态变化的情况就是空翻现象。,(2)振荡现象 在同步JK触发器中，在输入端引入了互补输出，如果CP脉冲过宽，既使输入信号不发生变化，也会产生多次翻转，这种情况称为振荡现象。如图所示。,图4.3.8 同步JK触发器的空翻和振荡,第四节 主从触发器,为了进一步提高触发器的工作可靠性，使得每个CP周期里输出端的状态只改变一次，克服空翻现象，在同步RS触发器的基础上又设计出了主从结构的触发器。,一、主从RS触发器,1.电路结构,主从结构RS触发器电路结构如图4.4.1(a)所示，它由两个相同的同步RS触发器组成，唯一的区别是他们的时钟信号相位相反。,图4.4.1 主从RS触发器逻辑图和逻辑符号（a）逻辑图；（b）逻辑符号,2.逻辑功能,当CP=1时，门G7、G8被打开，门G3、G4被封锁，主触发器根据输入S和R的状态翻转，同时CP=1封锁了从触发器的工作，从而从触发器保持原来的状态不变。,当CP由高电平变成低电平，即CP=0时，门G7、G8被封锁，此后无论S、R的状态改变与否，在CP=0的全部时间里主触发器的状态都不再改变。而CP=0打开了门G3、G4，从触发器按照与主触发器相同的状态翻转。这样一来，在时钟的一个变化周期中，触发器输出端的状态只会改变一次。由上分析可知，主从RS触发器是在CP下降沿到达后状态翻转的。,主从RS触发器仍存在约束条件，其特性方程为,二、主从JK触发器,1.电路结构,由于主从RS触发器输入信号仍存在约束条件SR=0，为解决,端的信号反馈到与非门G7、G8的输入端，和新增加J、K端的输入信号共同控制触发器的输出状态，这样便组成了主从JK触发器，逻辑图如图4.4.2(a)所示，图4.4.2(b)为其逻辑符号。,S=R=1时输出出现的不确定情况，可将主从RS触发器输出,（a）（b）图4.4.2 主从JK触发器逻辑图和逻辑符号（a）逻辑图；（b）逻辑符号,2.逻辑功能,（1）在CP1期间，由图（a）可知，主触发器根据,，从触发器被封锁，保持原状态不变。,输入端的信号情况被置成相应的状态，与此同时，因,（2）当CP由1变为0时，主触发器被封锁,保持原状态不变，,从触发器的封锁被解除，接收主,与此同时，因,触发器的状态，,与主触发器输出同步。,由0变为1，,所以，主从JK触发器的特性方程为,（CP下降沿到来有效）,三、主从触发器的动作特点,(1)触发器的翻转分两步动作。第一步，在CP=1期间主触发器根据输入端的信号情况被置成相应的状态，从触发器不动作；第二步，CP下降沿到来时，从触发器按主触发器的状态翻转。,(2)在CP=1的全部时间里，触发器的输入信号都将对主触发器起控制作用。,第五节 边沿触发器,同步触发器是采用电平触发方式，因而存在空翻和振荡现象，这就限制了同步触发器的使用。而边沿触发器在CP时钟脉冲的上升沿或下降沿接收输入信号，然后触发器按逻辑功能的要求改变状态，在时钟脉冲的其他时刻，触发器都处于保持状态，有效地解决了空翻和振荡的问题。,边沿触发器的电路结构形式很多，在TTL电路中，主要有维持阻塞D触发器、边沿JK触发器等。,一、边沿JK触发器,1电路结构及逻辑符号,（a）（b）图4.5.1 边沿JK触发器及其逻辑符号（a）逻辑图；（b）逻辑符号,2.逻辑功能,1)CP0时，触发器的状态不变。,2)CP由0跳变到1时，触发器状态不变。,在CP0时，如触发器的状态为Qn=0，当CP由0跳变到1时，首先与门A输入全为1，不管与门B的情况如何，都有输出Qn+1=0，由于Qn+1=0反馈到与门C和D的输入端，所以输出,，触发器保持原状态不变。如触发器原状态,为Qn=1，则在CP由0跳变到1时，触发器仍保持1状态不变。,3)CP由1跳变到0时，触发器的状态是根据J，K端的输入信号来确定的：J=0、K=0时，触发器保持原状态不变。J=0、K=1时，触发器为置0状态。J=1、K=0时，触发器为置1状态。,4)J=1、K=1时，触发器状态翻转。若原来为0状态，则翻转为1状态；若原来为1状态，则翻转为0状态。,由上分析可知，边沿JK触发器是利用时钟脉冲CP的下降沿进行触发的，它的逻辑功能和前面讨论的同步JK触发器的功能相同，因此，它们的特性表和特性方程相同，但在边沿JK触发器中，特性方程只有在CP下降沿到来时刻才有效，即,（CP下降沿到达时刻有效）,3.集成边沿JK触发器,如图所示是TTL双下降沿集成JK触发器CT74LS112的管脚排列图及逻辑符号图。其逻辑功能示于表中。,图4.5.2 CT74LS112的管脚排列图及逻辑符号图（a）管脚排列图；（b）逻辑符号图,表4.5.2 CT74LS112功能表,由CT74LS112的功能表可知，,J=0、K0时，Qn+1Qn（保持原状态）；J=0、K1时，Qn+10（置0）；J=1、K0时，Qn+11（置1）；J=1、K1时，Qn+1,（翻转）。,二、维持阻塞D触发器,维持阻塞触发器，简称维阻触发器，是一种上升沿有效的边沿触发器。它是利用触发器翻转时，内部产生的反馈信号使触发器翻转后的状态得以维持，并阻止其向下一个状态转换，从而实现克服空翻和振荡，增强了抗干扰能力，提高了触发器的工作可靠性。,图4.5.3 维持阻塞结构D触发器的逻辑图和逻辑符号(a)电路结构；(b)图形符号,当D=1时，CP上升沿到达前S=1、R=0，CP上升沿到达后触发器置1；当D=0时，CP上升沿到达前S=0、R=1，CP上升沿到达后触发器被置成0。,维持阻塞D触发器的特征方程式为,Qn+1=D（CP上升到达时刻有效）,常用的TTL集成D触发器有CT74LS74，,图4.5.4(b)为其逻辑符号。其功能示于表中。,图4.5.4 集成D触发器管脚图（a）74LS74管脚图；（b）逻辑符号图,表4.5.3 CT74LS74功能表,由CT74LS74功能表可知，异步置位、异步复位信号,、,不受时钟CP的限制。在,、,时触发器置1；在,、,时触发器置0。,第六节 CMOS边沿触发器,一、CMOS边沿D触发器,1、电路结构,图4.6.1 CMOSD边沿D触发器CC4013的逻辑电路图,2、工作过程,（1）CP=0（,）时，TG1、TG4两门开通，TG2、TG3两门,。因为TG3门关闭，所以主触发器的信号不能传送给,关闭。此时，主触发器接收输入端D传输的信息，输出QM=D，,从触发器，而TG4门开通，故而从触发器的状态不变。,（2）当CP从0跳变为1时，（,）时，TG1、TG4两门关闭，,此状态通过TG3门传送给从触发器。G3门输出的D经G5,，同时,反相后得到输出Qn+1=D，即触发器输出和输入状态相同。,此时，主触发器不接收输入端D传输,TG2、TG3两门开通。,的信息，维持原来状态不变，输出仍然为QM=D，,门反相后得到电路的输出,传输给G6门，,，,在CP从0跳变为1的这个过程中，利用TG1门的关闭来防止输入信号的变化对输出状态的影响。在CP从1跳变为0的这个过程中，从触发器的状态不变，此时可以改变主触发器输入端D的信号。,CC4013集成了两个独立的上升沿触发的D触发器，,其管脚排列如图所示。,图4.6.2 CC4013芯片管脚排列图,二、CMOS边沿JK触发器,在CMOS上升沿D触发器CC4013的输入端附加一个简单的转换电路就可以得到CMOS 边沿JK触发器，其电路结构如图所示。,图4.6.3 CMOS边沿JK触发器,CP=0时，触发器为1态，J=K=1时，相当于CMOS 边沿,。依次分析可以得到JK,触发器的D=0；当CP从0跳变为1时，边沿JK触发器就可以,也即,得到一个0态的输出，,触发器的所有功能。,常用的双上升沿JK触发器集成电路为CC4027。其管脚排列图如图所示。,图4.6.4 CC4027芯片管脚排列图,第七节 其他类型触发器以及不同类型触发器之间的转换,图4.7.1 T触发器的逻辑符号（a）上升沿触发；（b）下降沿触发,一、T触发器,将JK触发器的输入端J与K相连，作为一个新的输入信号T，则JK触发器变为了T触发器。电路如图（a）所示。,图4.7.2 JK触发器构成的T触发器和T 触发器（a）T触发器；（b）T 触发器,二、T 触发器,将T触发器的输入端接至高电平，即T=1，就构成T触发器，如图（b）所示。在CP脉冲作用下，触发器实现翻转功能。其特征方程为：,（CP下降沿有效）,三、不同类型触发器之间的转换,1.JK触发器转换为D触发器,图4.7.3 JK触发器转换为D触发器,2.D触发器转换为JK触发器,图4.7.4 D触发器转换为JK触发器,3.D触发器转换为T触发器和T 触发器,（a）（b）图4.7.5 D触发器转换为T触发器和T 触发器（a）T触发器；（b）T 触发器,第八节 触发器的应用举例,一、由触发器构成单脉冲发生器,单脉冲发生器的电路形式有多种，下图（a）所示是一个常用的单脉冲发生器电路，图（b）为其工作波形图。,图4.8.1 单脉冲发生器（a）电路图；（b）工作波形图,二、分频电路,分频电路有二分频、四分频、十六分频等，常用D触发器构成分频电路。下图（a）所示为一个简单的二分频电路，图（b）为其波形图。,（a）（b）图4.8.2 二分频电路（a）二分频电路图；（b）波形图,三、多路控制开关电路,多路控制开关可以实现电路的多点控制。下图所示是由触发器、阻容充电电路、信号发生器、驱动电路和输出电路等组成的多路控制开关电路结构。,图4.8.4 多路控制开关电路,四、四路抢答器,下图所示是由D触发器附加必要的门电路构成的四路抢答器电路，准备工作之前，四路输出Q0Q3均为0，对应的指示灯LED0LED3都不亮。开始工作（抢答开始）时，哪一个开关按下，对应的输出就为1，点亮相应的指示灯，同时相应的反相输出端为0，使门G2输出0，将门G3封锁，再按任何开关，CP都不起作用了。这样很容易从灯亮的情况判断是哪一路最先抢答的。,图4.8.5 四路抢答器电路之一,下图所示是由JK触发器附加必要的电路构成的四路抢答器电路。开始工作之前，通过复位开关SR使四个触发器的输出Q0Q3均为0，反相输出端均为1，对应的指示灯LED0LED3都不能点亮。G2输出1，使四个触发器的输入都是J=K=1，处于接收信号的状态，即做好了工作准备。开始工作（抢答开始）时，哪一个开关按下，对应的触发器的状态就由0翻转到1，则反相输出端为0，就点亮了相应的指示灯，同时使门G2输出为0，即四个触发器的输入都是J=K=0，处于保持状态，再按其他任何开关，触发器的状态都不会改变了。根据灯亮的情况即可判断是哪一路最先抢答的。,图4.8.6 四路抢答器电路之二,本章小结,1、触发器是数字逻辑电路中又一个基本逻辑单元，具有记忆功能，通常用来保存二进制信息。,2、触发器逻辑功能的描述方法有：特性表、特性方程、驱动表、状态转换图和时序图等。,（1）RS触发器,（2）D触发器,Qn+1=D,（3）JK触发器,（4）T触发器,（5）T触发器,3、触发器分类：,（1）按逻辑功能分为：RS触发器、D触发器、JK触发器、T触发器和T触发器；,（2）按电路结构分为：基本RS触发器、同步RS触发器、主从JK触发器、维持阻塞D和边沿触发器；,（3）按存储数据的原理不同，分为静态触发器和动态触发器两大类；,（4）按触发工作方式不同，可分为上升沿触发、下降沿触发的触发器和高电平触发、低电平触发的触发器等。,4、触发器使用注意事项：,（1）触发器使用时注意其触发方式。同步触发器在CP=1时触发翻转会出现空翻和振荡，要使用边沿触发器来克服空翻和振荡现象。,（2）为保证触发器动态工作时的可靠翻转，一定要注意输入信号的建立时间和保持时间、脉冲信号的宽度和最高工频的限制，以及输入信号和脉冲信号在时间上的相互配合。,（3）尽可能采用通用型触发器，其他功能的触发器可以通过转换得到。,