【教学课件】第六章采用中、大规模集成电路的逻辑设计.ppt
第六章 采用中、大规模集成电路的逻辑设计,本章内容：加法器、数值比较器、译码器、多路选择器、计数器、寄存器、只读存储器、可编程逻辑阵列,一、二进制并行加法器,1.一般并行加法器的缺点,C0 S0A0 B0 C-1,C1 S1A1 B1 C0,C2 S2A2 B2 C1,C3 S3A3 B3 C2,Ci SiAi Bi Ci-1,2.改进（先行进位并行加法器）,Ci=（Ai+Bi）Ci-1+AiBi设Pi=Ai+Bi，Gi=AiBi,用代入法：C0=P0C-1+G0C1=P1P0C+P1G0+G1C2=P2P1P0C+P2P1G0+P2G1+G2C3=P3P2P1P0C+P3P2P1G0+P3P2G1+P3G2+G3,F4 F3 F2 F1,A4A3A2A1 B4B3B2B1,FC4,C0,74283,四位二进制加法器,3.芯片举例,例1、用74283设计一个四位加法/减法器。,分析：加法可直接实现；减法：A-B补=A补+-B补-B补=B原按位求反，末位+1,所以增加一个功能控制端M,=0，加法，C0=0=1，减法，C0=1,例2、用74283设计一个8421BCD码到余3码的代码转换器。,例3、用74283设计一个1位十进制数加法器。,用BCD码表示一位十进制数，由于74283进行的是二进制加法运算，所以需要对运算结果进行修正。,16171819202122232425,和的范围为0到19，在09范围时，直接输出；在1019范围时，需要+6修正，所以需两片74283芯片。,修正标志：F=C4+F2F4+F3F4,0000,0110,修正标志,二、数值比较器7485,AB，A=B为三个级联输入端，用于扩展比较数的位数：一片4位，两片8位，n片4n位。级联时高位7485的级联输入端分别连接低位7485的三个输出端，只用1片7485时，三个级联输入端应分别接001。,A3B3A2B2A1B1A0B0,ABABA=B,FABFABFA=B,7485,三、译码器,译码器是将二进制代码翻译成十进制数字或字符的电路，如：数字仪表显示器、地址译码器、指令译码器等。,译码器是n输入，2n输出的电路。常见有二-四译码器，三-八译码器，四-十六译码器等。,以三、八译码器（74138）为例。,74138,三-八译码器,输出端,使能控制端,输入端,真值表：,应用举例,1.地址译码器实例,A7A0,地址线（8条）256 内存单元,01255,地址译码器,微处理器,2.用74183实现全减器,全减器：考虑低位向高位的借位的减法运算逻辑电路。,真值表：,Di=m1+m2+m4+m7,Gi=m1+m2+m3+m7,电路图：,A2A1A0,Y7Y6Y5Y4 Y3 Y2 Y1Y0,Ai BiGi-1,S3S2S1,0 0 1,3.用74183实现四-十六译码器,分析：四输入，十六输出，需要用两片74138；00000111时，74138工作，10001111时，74138工作。,74138,74138,B C D,A,0,1,00,四、多路选择器,多路选择器是多输入，单输出的组合逻辑电路，其功能为从多个输入中选择一个传送到输出端口。,常见有四路选择器、八路选择器、十六路选择器等。,选择控制端,输出端,输入端,74153,W=A1A0D0+A1A0D1+A1A0D2+A1A0D3,多路选择器可实现任意一个n变量的逻辑函数，一般取其中的n-1个变量作为多路选择器的选择信号，另外一个变量作为数据输入。,举例,例1.用74153实现,设A1=1，A0=B，Di=C,形式转换,练习：用74153实现F（A，B）=AB+AB,0110,A B,F,课前练习：用JK触发器设计一个十进制同步递增计数器。,状态图：,0000 0001 0010 0011 0100,1001 1000 0111 0110 0101,状态表：,激励表：,画激励函数卡诺图,J4=Q3Q2Q1，K4=Q1，J3=K3=Q2Q1 J2=Q4Q1，K2=Q1，J1=K1=1,画电路图,检测：,由所设计电路图可得：Q4n+1=Q3Q2Q1Q4+Q1Q4Q3n+1=Q2Q1Q3+Q2Q1Q3Q2n+1=Q4Q2Q1+Q1Q2Q1n+1=Q1,0000 0001 0010 0011 0100 0101 0110 0111 1000 1001,1010,1011,1101,1100,1111,1110,有自恢复能力,五、计数器,计数器是对输入脉冲信号进行计数的时序逻辑部件。,分类：,脉冲信号,同步,异步,计数进制,十进制,二进制,N进制,计数方法,可逆计数,减法计数,加法计数,四位二进制可逆计数器74193,计数过程：,1100,1011,1010,1111,1101,1110,QCC,QCB,举例：,用74193可实现任意模M计数器（M16）。,例1.用74193设计模10加法计数器。,分析：利用74193的清0功能，当计数值由1001变到1010瞬间，计数值清0。,1010,例2.用74193设计模12递减计数器。,1100,1011,1010,1111,1101,1110,1000,0111,0110,0101,0100,1001,0011,分析：在输出由0100变到0011的瞬间，输出值又回到1111（由预置功能实现）。,ABCD,QAQBQCQD,QCB QCC Cr,LD,CPD CPU,74193,1,Q0Q1Q2Q3,1111,0,1100,例3.用74193实现两位十进制递增计数器。,Q0Q1Q2Q3,Q0Q1Q2Q3,&,1,1,1,1,cp,&,六、寄存器,寄存器是用于接收、存放、传送数据的电路。可用时序逻辑电路实现，也可用组合逻辑电路实现。,分类：,按功能分,按传输方式,串入-串出,移位寄存器,基本寄存器,串入-并出,并入-串出,并入-并出,中规模集成四位双向移位寄存器74194,D0D1D2D3：并行数据输入端DR：右移控制DL：左移控制Q0Q1Q2Q3：数据输出,11送数01右移10左移00保持,MBMA：工作方式控制,举例用74194构成模4环形计数器（初态1100）,状态图,1100,0110,0011,1001,分析：当Q3=0时，相当于右移补0；Q3=1时，相当于右移补1。,D3D2D1D0,Q3Q2Q1Q0,DR,MA MB CP Cr,74194,DL,0011,cp,1,开始时MBMA输入11，并行输入1100，然后将MBMA变为01，右移数据。,1 1,0 1,七、只读存储器,存储器,RAM,ROM,动态 DRAM,静态 SRAM,掩膜 ROM,可擦编程 EROM,可编程 PROM,1.ROM结构,不连通,连通不可编程,连通可编程,&,&,&,&,&,&,&,&,1,1,A0A1A2,F0F1,n位地址输入，m位数据输出，存储容量为,存储容量：,2nm位,A0A0A1A1A2A2,F0F1,与阵列,或阵列,阵列逻辑图画法,例1.用ROM实现一个二进制数到格雷码的代码转换器,例2.用ROM实现一个发生器,输入为四位二进制数（由计数器产生0-15）,输出为8421BCD码,串行地产生常数。,八、可编程逻辑阵列PLA（Progamable Logic Array）,与ROM 区别：与阵列和或阵列都可编程。,所以输入为n变量时，与门一般2n。“输入数-与门数-输出数”,例1.用PLA实现F1（A，B，C）=AB+AC F2=m2+m5+m6,化简F2=ABC,共3个与项，所以用3个与门,AABBCC,F1F2,九、显示器,CRT 阴极射线管,LED 发光二极管,LCD 液晶,常用的LED为七段数码显示器，由7个发光二极管组成。,a,g,+5v,a,f,g,e,d,c,b,abcde f g,例.设计一个LED专用译码器。,首先确定译码器输入与输出的个数。,用卡诺图法化简可得a、b、c、d、e、f、g的最简表达式。,LED专用译码器集成芯片7447,7447,abcdefg,A3A2A1A0,abcdefg,
