【教学课件】第2章输入输出与接口技术.ppt

1,第2章 输入输出与接口技术,21 I/O接口概述22 输入/输出数据的传输控制方式23 I/O编址24 接口设计与分析基本方法,2,2.1 I/O接口概述,1.概念接口是CPU与外部设备（简称外设）的连接电路，是CPU和外设交换信息的中转站。存储器及各类外部设备都是通过各自的接口电路连接到微机系统的总线上，前者称为存储器接口，后者称为I/O接口。外部设备通常有：输入设备：如键盘、鼠标、触摸屏等。输出设备：CRT显示终端、打印机、绘图仪等。传感器与执行机构,3,CPU和I/O设备两者的信息类型和格式可能不一样。CPU和I/O设备信号传输处理的速度往往不匹配，信号时序有很大差异。通过接口与外界I/O设备打交道，可以大大提高CPU效率。I/O设备直接由CPU控制，使得I/O设备的硬件结构依赖于CPU，对外设本身的发展不利。,2.使用接口设备的原因：,4,3.I/O接口的基本功能：,作为微机与I/O设备传输数据的缓冲正确寻址与微机交换数据的I/O设备信号转换功能提供微机与I/O设备间交换数据所需的逻辑和状态信号。总之，I/O接口的功能就是完成数据、地址和控制三总线的转换和连接任务。,5,4.I/O接口的组成,I/O接口 接口硬件：接口电路（寄存器和控制逻辑）接口软件：使接口电路按规定要求工作的驱动程序。接口硬件,6,数据缓冲寄存器：输入缓存器：暂时存放外设送来的数据。输出缓存器：暂时存放处理器送往外设的数据。控制寄存器：存放处理器发送来的控制命令和其他信息，以确定接口电路的工作方式和功能。状态寄存器：存放外设现行各种状态信息数据总线和地址总线缓冲：实现接口芯片内部总线和处理器外部总线的连接。端口地址译码器：用于正确选择接口电路内部各端口寄存器地址。内部控制逻辑：产生一些接口电路内部的控制信号，实现系统控制总线与内部控制信号之间的交换。对外联络控制逻辑：产生与接收CPU和外设之间数据传送的同步信号。,7,接口软件：接口软件又称为设备驱动程序，一个完整的设备驱动程序一般包括如下程序段：初始化程序段：设置芯片的工作方式及初始条件。传送方式处理程序段：处理CPU与I/O之间的数据传送。主控程序段：完成接口任务。程序终止与退出程序段：包括程序结束退出前对接口电路中硬件的保护程序段，以及对操作系统中数据的恢复。辅助程序段：主要解决人-机对话等内容。,8,2.2 输入/输出数据的传输控制方式,CPU与I/O设备之间传输数据的控制方式一般有三种，即：2.2.1 程序控制方式2.2.2 直接存储器存取方式（DMA方式）2.2.3 专用I/O处理机方式,9,2.2.1 程序控制方式,类型：无条件传送、条件传送和中断传送。特点：（1）以CPU为中心，CPU通过预先编制的I/O程序来控制、实现数据传送。（2）数据传送速度较低，同时数据的I/O响应也较慢。1.无条件传送方式计算机假定外设已经准备就绪，不必查询其状态，可以直接进行信息传输。如主机对开关设备的操作。一般情况下，使用无条件传送方式输入时需加缓冲器（存放I/O设备传送来的数据）；输出时需加锁存器（保持CPU送出的数据）。,10,2.条件传送方式（又称为查询方式）,CPU通过执行程序不断读取并测试外设的状态，如果外设处于准备好（输入设备）、或空闲状态（输出设备），则CPU执行与外设的数据传送（执行IN或OUT指令）。（图2.3）特点：I/O传送与程序执行严格同步，因而数据传送可靠。接口比较简单，硬件电路不多，查询程序也不复杂。CPU要频繁查询外设状态，因而CPU的利用率不高；多设备工作时只能用轮询方式，实时性差。,11,图2.3 查询式输入流程图,MOV CX,字节数START:IN AL,状态口地址AND AL,*HJZ STARTIN AL,M/IO地址INC M/IO地址CALL PROCESSLOOP STARTPROCESS:,12,2.中断传送方式,CPU无需反复测试外设是否处于准备好的状态，在外设没有做好数据传送准备时，CPU可以运行与传送与数据无关的其它指令。外设做好传送准备后，主动向CPU请求中断。CPU响应这一请求，则暂停正在运行的程序，转入中断服务程序以进行数据传送，完成中断服务程序（即完成数据传送）后，自动返回原来运行的程序。,原程序,接口,外设,中断处理程序,请求,响应,13,CPU在外设工作时，仍然可以运行与外设传送无关的其它程序，使外设与CPU并行工作，提高了CPU的效率。硬件电路比较复杂；软件开发和调试也比较复杂和困难。中断传送方式存在的问题：中断传送方式在一定程度上实现CPU与外设并行工作，但数据传送时，要经过CPU中转。对高速外设（如磁盘）会造成中断次数过于频繁，不仅传送速度上不去，而且消耗大量CPU时间。,14,2.2.2 直接存储器存取（DMA）方式,直接存储器存取DMA(Direct Memory Access)方式由DMA控制器来实现内存与外设，或外设与外设之间的直接快速传送，CPU不参加数据的传送工作，从而也减轻了CPU的负担。把输入/输出过程中外设与内存交换信息的操作与控制交给了DMA控制器。DMA方式使计算机的硬件结构发生了变化，信息传送从以CPU为中心变为以DMA为中心。,15,CPU,DMA,总线,内存,接口,外设,16,典型的DMA传送流程图,DMA结束(通过中断方式告诉CPU),释放总线,CPU控制总线,DMA控制器控制总线,CPU控制总线,17,2.2.3 专用I/O处理机方式,1.DMA方式的不足：但DMA控制器只能实现对数据输入/输出传送的控制，而对I/O设备的管理和其它操作，诸如信息的变换、装配、折卸和数码校验等功能操作仍需由CPU来完成。为使CPU完全摆脱管理和控制输入/输出的负担，提出了专用I/O处理机控制方式，在此方式下，原来由CPU完成的各种I/O操作与控制全部由IOP来完成。,18,2.专用I/O处理机方式,I/O处理机几乎接管了原来由CPU承担的控制输入/输出操作及输入/输出信息的全部功能。I/O处理机有自己的指令系统，能够直接存取系统主存储器；能独立地执行程序；能对外设进行控制、对输入/输出过程进行管理，并能完成字与字之间的装配和折卸、码制的转换、数据块的错误检测和纠错，以及格式变换等操作。I/O处理机完成I/O操作和处理后，以查询或中断方式与CPU交换数据，向CPU报告外设和外设控制器状态，对状态进行分析，并对输入/输出系统出现的各种情况进行处理。I/O处理机与CPU以并行方式工作。,19,2.3 I/O编址,I/O端口：CPU要和I/O设备进行数据传送，在接口中必须有一些寄存器或特定硬件电路供CPU直接存取访问，这就是I/O端口。（输入端口、输出端口和双向端口）I/O端口地址：I/O端口的编号。I/O端口的编址方式，即I/O编址，常用有两种方式：I/O统一编址，I/O独立编址。,寄存器1,CPU,寄存器n,外设,系统总线,I/O接口,端口1,端口m,20,接口与端口：一个接口可以有多个端口。如命令口、状态口和数据口，分别对应于控制寄存器、状态寄存器和数据缓冲寄存器。端口与寄存器：一般一个端口（地址）对应一个寄存器；也可对应多个寄存器，此时由内部控制逻辑根据程序指定的I/O端口地址和数据标志位选择不同的寄存器进行读/写操作。因而，CPU访问接口中寄存器时，只需指明端口（地址），即访问端口就是访问接口电路中寄存器。,21,2.3.1 I/O统一编址（存储器映像编址）,原理：将每个端口视为一个存储器单元，并赋给相应的存储器地址，CPU访问端口，如同访问存储器，所有访问内存的指令同样适于I/O端口。优缺点：（1）对I/O接口的操作与对存储器的操作相同，对存储器操作指令都可用来操作I/O接口，不必使用专用I/O指令。（2）使外设数目或I/O寄存器数目只受总存储容量的限制，增加了系统吞吐率。（3）微机系统的读/写控制逻辑较简单。（4）占用了存储器部分地址空间，使可用内存空间减少。（5）访问内存指令一般较长，因而执行速度较慢。（6）识别一个端口必须对所有地址线译码，增加了地址译码电路的复杂性。,22,I/O统一编址方式和I/O独立编址方式示意图,（a）存储器映射方式示意图,（b）I/O映射方式示意图,00000H,内存空间,FFFFFH,1M,00000H,内存空间,FFFFFH,23,2.3.2 I/O独立编址,原理：将I/O端口单独编址而不和存储空间和在一起，即两者的地址空间是互相独立的，I/O结构不会影响存储器的地址空间。CPU访问I/O端口必须采用专用I/O指令。8086/8088采用I/O独立编址方式优缺点：（1）I/O端口地址不占用存储器地址空间，即存储器全部地址空间都不受I/O寻址的影响。（2）I/O端口地址译码较简单，寻址速度较快。（3）专用I/O指令类型少，使程序设计灵活性较差；处理能力不如存储器映像方式强。,24,2.4 接口设计和分析基本方法 I/O接口是CPU与I/O设备间的硬件连接和软件控制的总称，以硬件为基础，硬件与软件相结合是设计接口电路的基本方法。,2.4.1 接口硬件设计方法接口形式：插卡形式 通用接口：如USB设备接口等 网络接口接口硬件设计：接口电路一侧连接的是系统总线，另一侧连接的是外部设备。因而，接口电路设计与分析要从系统和外部设备两侧来进行。,25,1.外设一侧特性：由于被控对象外设种类、型号的不同，其逻辑定义、时序关系和电平高低差异很大，因而其情况复杂。分析重点放在两个方面：（1）弄清被连接的外设的外部特性，即外设信号线引脚的功能定义和逻辑定义，以便在接口硬件设计时提供这些信号线，满足外设的要求。（2）了解被控外设的工作过程，以便在接口软件设计时按照其工作过程编写程序。2.系统总线一侧主要根据数据线的宽度（8b,16b或32b）、地址线的宽度（16b,20b,24b或30b）控制线的逻辑定义（高电平有效、低电平有效或脉冲跳变）以及时序关系的特点来完成三总线的连接。,26,3.I/O接口设计必须遵循如下原则：,首先要为I/O接口卡合理分配系统资源，包括端口地址、DMA通道、中断请求好IRQ等，避免与主板上其它接口卡争夺资源，造成硬件冲突。I/O接口卡的工作时序必须与微机I/O总线读/写周期的时序严格配合。I/O卡上的芯片上数量应尽可能少，以减少总线的负载。与数据总线相连的器件必须具有三态功能。I/O槽上地址和读/写信号均为单向输出，I/O卡不能输出信息到这些线上。I/O卡应有抗干扰措施，走线合理。I/O卡插脚与I/O槽引脚对应关系必须正确，I/O卡尺寸合理。,27,2.4.2 接口软件设计方法,根据接口的性质不同，接口软件的设计也有所不同。1.直接对硬件编程特点：直接与硬件打交道。设计者对接口芯片和被控对象外设的外部特性以及接口芯片的编程命令必须彻底弄清楚才能着手编写程序。语言：汇编语言；C语言或C+2.间接对硬件编程特点：利用已有的驱动程序，通过对其进行功能调用来间接实现对硬件的控制。语言：汇编；C，C+等。,28,2.4.3 X86系列微机接口设计 接口软件的设计比较复杂，涉及的软、硬件知识较多，但其首要问题是I/O数据传送，即对端口的访问。对端口的访问涉及到I/O端口地址分配、I/O端口地址译码技术和软件对端口的访问。,2.4.3.1 I/O 端口地址访问8086系统中，对外部设备的端口编址采用了与存储器相独立的编址方式，用 信号相区分，有专用的输入指令（IN）和输出指令（OUT），用于对外设端口的寻址。,29,8086/8088CPU的I/O端口地址空间为64KB（16根地址线：A15A0），地址范围0000FFFFH。在8086CPU的PC/XT微机中，只使用了10位端口地址A9A0（000003FFH），共1KB空间（前256个分配给系统板，后768个分配给扩展槽，见表2.1和表2.2）。为避免端口地址冲突，选用I/O端口地址时要注意：凡是被系统配置所占用了的地址一律不能使用。原则上，未被占用的地址用户可以使用，但对计算机厂家申明保留的地址，不能使用，以避免地址冲突。为避免与其它用户开发的插板发生地址冲突，最好采用地址开关。,30,2.4.3.2 I/O端口地址译码,1.常用的逻辑门电路“与”门：，A、B同时为“1”，则C为“1”或者：A、B任意一个为“0”，则输出C为“0”“或”门：，A、B任意一个为“1”，则C为“1”或者：A、B全为“0”，则输出C为“0”“非”门（反相器）：，输出B与输入A相反,31,“与非”门：，A、B同时为“1”，则C为“0”或者：A、B任意一个为“0”，则输出C为“1”“或非”门：，A、B任意一个为“1”，则C为“0”或者：A、B同时为“0”，则输出C为“1”三态门：当C=“0”时，B=A C=“1”时，B=高阻状态,32,2.固定端口地址译码,若仅需一个端口地址时，通常采用门电路译码 例：实现端口2E0H的输入/输出译码解：1）列出真值表，2E0H=0010，1110，0000 B A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 1 1 1 0 0 0 0 02）输入信号中逻辑“1”的信号有：A9 A7 A6 A5 输入信号中逻辑“0”的信号有：A8 A4 A3 A2 A1 A03）选择4输入“与非”门，实现4个输入同时为“1”，则输出为“0”；选择6输入“或”门，实现6个输入同时为“0”，输出成为“0”；最后将二者在组合起来。4）与 组合，完成I/O端口的读写译码,33,IO端口2E0H译码举例,34,若需要多个/组端口地址时，通常采用译码器译码,工作条件：使能的各位必须满足条件（100）工作条件满足时，输出位（低电平有效）由选择位的组合决定。,A Y0B Y1C Y2G1AGB1GB2 Y7,74LS138,输入,输出,35,I/O地址译码步骤,列出I/O地址的真值表（从A9、A8、A0）选择需要进行译码的信号，并合并相同逻辑的信号运用适当的门电路及译码电路实现地址译码，并考虑I/O的读或写电路设计中，有效逻辑尽可能采用“低电平”有效。,36,例 试实现I/O端口2F0H2F3H、2F4H2F7H、2F8H 2FBH、2FCH2FFH共4组I/O端口地址的译码。,解：1）列出真值表A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 IO地址 1 0 1 1 1 1 0 0 x x 2F02F3H 1 0 1 1 1 1 0 1 x x 2F42F7H 1 0 1 1 1 1 1 0 x x 2F82FBH 1 0 1 1 1 1 1 1 x x 2FC2FFH 固定位 变化位 范围位 与（非）门输入不参加译码,37,2）A1A0不必参加译码，A4A3A2可作为3-8译码器输入(CBA)，A9A7A5相“与”3）选4输入“与”门，接入74LS138的G1，A8直接接G2如果是对PC机的ISA总线信号译码，则不存M/IO信号，ISA BUS直接给出了IOR、IOW信号。但还应当考虑信号AEN，AEN=0表示CPU占用总线，AEN=1表示DMA占用总线。即下图中，用AEN替代M/IO信号。,38,如：PC机系统板上的口地址译码,A9A8A7A6A5A4A3A2A1A0 0 0 0 0 0*Y0(001FH)0 0 0 0 1*Y1(203FH)0 0 0 1 0*Y2(405FH)0 0 0 1 1*Y3(607FH)0 0 1 0 0*Y4(809FH)0 0 1 0 1*Y5(A0BFH),39,3.可选式译码电路,固定译码虽然简单，但通用性上将受到限制（由于端口地址固定）。为保证接口卡的通行性，通常采用可选式端口地址译码（此时，端口地址可以通过地址开关或跳线来选择）。74LS688比较器硬件结构（图2.7）当P0P7与Q0Q7对应位相同时，P=Q输出有效。例如：图2.7中DIP开关全部断开（此时Q0 Q7均为高电平1）时，比较器地址译码范围为03F8 03FF（此时，A3 A9均为1时才有输出）；当Q0对应的DIP开关闭合时，比较器地址译码范围为03F0 03F7。范围内单个地址通过74LS138译出。,40,图2.7 I/O端口地址可选式译码电路,DIP开关,41,2.4.3.3 PC机中对端口的访问,微机中对端口的访问，除了汇编语言外，还可以用C语言。汇编语言：读：IN（AL或AX，端口地址）写：OUT（端口地址，AL或AX）C语言：如Turbo/Borland C+：读：data_variable=inportb（port_address）写：outportb（port_address，data）,42,本章要点,了解输入/输出的基本概念，接口的功能作用。掌握CPU和外设数据传送的几种方式（重点在查询方式、中断方式和DMA方式），各自特点。掌握I/O编址的两种方式及其各自的特点。掌握I/O端口地址分配方法；熟练掌握I/O端口地址的译码。,