【教学课件】第2章微处理器.ppt

第2章 微处理器,21 微处理器22 8086/8088微处理器23 8086指令系统和汇编语言24 飞速发展CPU,本章学习目标,8086/8088CPU的组成、引脚功能和工作模式。时序基本概念。微处理器的发展历程，主流CPU及其最新技术。,返回本章首页,2.1 微处理器概述,2.1.1 CPU的基本概念和组成2.1.2 CPU主要技术参数2.1.3 CPU主流技术术语浅析,返回本章首页,2.1.1 CPU的基本概念和组成,微处理器（Micro Processing Unit），即微型化的中央处理器。中央处理器CPU的英文全称是Central Processing Unit。早期微处理器以MPU表示，以区别于大型主机的多芯片CPU。但现在已经不加区分，都用CPU表示。,返回本节,2.1.2 CPU主要技术参数,1位、字节和字长 2CPU外频 3前端总线（FSB）频率 4CPU主频4CPU主频 5L1和L2 Cache的容量和速率,返回本节,2.1.3 CPU主流技术术语浅析,1流水线技术 2超流水线和超标量技术 3乱序执行技术 4分支预测和推测执行技术 5指令特殊扩展技术,返回本节,2.2 8086/8088微处理器,2.2.1 8086的编程结构2.2.2 8086的工作模式和引脚功能2.2.3 8086的系统组成2.2.4 8086的总线时序,返回本章首页,2.2.1 8086的编程结构,1总线接口部件(BIU)2执行部件EU 3“流水线”结构 4通用寄存器的用法 5标志寄存器,图2-1 8086的编程结构图,1总线接口部件(BIU),总线接口部件由下列各部分组成：（1）4个段地址寄存器；CS16位的代码段寄存器；DS16位的数据段寄存器；ES16位的扩展段寄存器；SS16位的堆栈段寄存器；（2）16位的指令指针寄存器IP；（3）20位的地址加法器；（4）6字节的指令队列缓冲器。,执行部件的功能就是负责从指令队列取指令并执行。从编程结构图可见，执行部件由下列几个部分组成：（1）4个通用寄存器，即AX、BX、CX、DX；（2）4个专用寄存器：（3）标志寄存器FR；（4）算术逻辑单元ALU。,2执行部件EU,3“流水线”结构,总线接口部件BIU和执行部件EU并不是同步工作的，两者的动作管理遵循如下原则：每当8086的指令队列中有2个空字节，BIU就会自动把指令取到指令队列中。而同时EU从指令队列取出一条指令，并用几个时钟周期去分析、执行指令。当指令队列已满，而且EU对BIU又无总线访问请求时，BIU便进入空闲状态。在执行转移、调用和返回指令时，指令队列中的原有内容被自动清除。,表2-1 寄存器的隐含用法,4通用寄存器的用法,图2-2 标志寄存器结构图,标志寄存器（Flag Register）共有16位，其中7位未用。标志寄存器内容如图2-2所示：（1）条件标志（2）控制标志,5标志寄存器,返回本节,2.2.2 8086的工作模式和引脚功能,1最小工作模式 2最大工作模式 38086CPU的引脚信号,1最小工作模式,由图2-3可知，在8086的最小模式中，硬件连接上有如下几个特点：（1）MN/引脚接+5V，决定了8086工作在最小模式。（2）有一片8234A，作为时钟发生器。（3）有三片8282或74LS373，用来作为地址锁存器。（4）当系统中所连接的存储器和外设比较多时，需要增加系统数据总线的驱动能力，这时，可选用两片8286或74LS245作为总线收发器。,图2-3 8086CPU最小模式下的典型配置,2最大工作模式,由图2-4可知，最大模式配置和最小模式配置有一个主要的差别：最大模式下多了8288总线控制器。,图2-4 8086CPU最大工作模式下的典型配置,38086CPU的引脚信号,8086CPU采用双列直插式的封装形式，具有40条引脚，见图2-5。它采用分时复用的地址/数据总线，所以有一部分引脚具有双重功能，即在不同时钟周期内，引脚的作用不同。,图2-5 8086的引脚信号（括号中为最大模式下的名称）,返回本节,2.2.3 8086的系统组成,18086的存储体结构 28086存储器的分段结构 38086存储器的逻辑地址与物理48086存储器20位物理地址的形成,18086的存储体结构,表2-3 BHE和A0的意义,图2-6 8086系统的存储结构,28086存储器的分段结构,8086 CPU中有四个段寄存器：CS，DS，SS和ES，这四个段寄存器存放了CPU当前可以寻址的四个段的基值，也即可以从这四个段寄存器规定的逻辑段中存取指令代码和数据。一旦这四个段寄存器的内容被设定，就规定了CPU当前可寻址的段，如图2-7所示。,图2-7 当前可寻址的存储器段（堆栈段和附加段重叠）,38086存储器的逻辑地址与物理,8086 CPU中的每个存储元在存储体中的位置都可以使用实际地址和逻辑地址来表示。CPU访问存储器时，要形成20位的物理地址，即先找到某段，再找到该段内的偏移量。换句话说，CPU是以物理地址访问存储器的，如图2-8所示。,图2-8 逻辑地址与物理地址的关系,48086存储器20位物理地址的形成,在存储段划分时，段内地址是连续的，段与段之间是相互独立的。每个段的起始地址称段的基址，段基址必须是能被16整除的那些地址，即20位的段基址的低四位应当是0000。由于段起始地址的低四位为0，所以可用20位地址的高16位表示段的基址，存放在段基址寄存器中。段基址寄存器共四个：CS、DS、ES、SS。,返回本节,2.2.4 8086的总线时序,1读周期的时序 2写周期的时序,1读周期的时序（图2-9）,图2-9 8086读总线周期,一个基本的读周期一般包含如下几个状态：,T1状态：T2状态：T3状态：Tw状态：T4状态：,2写周期的时序（图2-10）,图2-10 8086写总线周期,返回本节,2.3 8086指令系统和汇编语言,2.3.1 寻址方式2.3.2 8086的指令系统2.3.3 汇编语言程序设计,返回本章首页,2.3.1 寻址方式,1操作数的寻址方式 2转移地址的寻址方式,1操作数的寻址方式,（1）立即寻址（2）寄存器寻址（3）直接寻址（4）寄存器间接寻址（5）寄存器相对寻址方式（6）基址变址寻址方式（7）相对基址变址寻址方式,（1）立即寻址,例如：MOV AX，1234H；十六进制数1234H送入AX。如图2-11所示。,（2）寄存器寻址,操作数存放在指令规定的寄存器中，对于16位操作数，寄存器可以是AX，BX，CX，DX，SI，DL，SP或BP；而对8位操作数，寄存器可以是AH，AL，BH，BL，CH，CL，DH或DL。例如：MOV AX，BX；将寄存器BX的内容送入AX中。如图2-12所示。,（3）直接寻址,例如：MOV AL，DS:2000H；将逻辑地址为DS:2000单元内的字节送入AL。若段基址DS=4000H，则段起始物理地址为4000H左移4位，即40000H，此指令将数据段中物理地址为42000H 单元的内容56H传至AL寄存器。如图2-13所示。,（4）寄存器间接寻址,例如：MOV AX，BX；BX内容为有效地址EA（偏移量）。若DS=4000H，BX=100H，此指令将物理地址40100H 单元的内容传至AL寄存器（段基地址同样为40000H）。如图2-14所示。,（5）寄存器相对寻址方式,例如：MOV AL，BX+5；若DS=6000H，BX=2000H，BX的内容加上8位位移量05H作为操作数的有效地址。传送数据段中的一个字节到AL中。如果使用BP，则隐含地表示操作数存放在堆栈段中。如图2-15所示。,（6）基址变址寻址方式,例如：MOV AX，BX+SI；BX的内容与SI的内容之和作为操作数的有效地址。传送数据段中的一个字。如图2-16所示。,（7）相对基址变址寻址方式,例如：MOV AH，BX+DI+1234H；BX的内容加上DI的内容再加上位移量1234H作为操作数的有效地址。如图2-17所示。,2转移地址的寻址方式,（1）段内直接寻址（2）段内间接方式（3）段间直接寻址（4）段间间接方式,（1）段内直接寻址,段内直接寻址方式也称为相对寻址方式，转移的目标地址是当前IP内容和一个8位或16位的位移量之和，这个位移量才是指令代码的一部分，所以叫相对寻址。如图2-18所示,（2）段内间接方式,这种方式也是在段内，其转移的目标地址是寄存器或存储单元的内容，即以寄存器或存储器单元内容来更新IP的内容，所以是绝对偏移量，注意和段内直接方式的相对偏移量的区别。若目标地址为存储单元内容，则该存储单元本身可由上述与存储器操作数有关的任何寻址方式寻址，只是它里面的内容为新的IP值。如图2-19所示。,（3）段间直接寻址,这种方式用于段间转移，目标地址的段基值（CS）和偏移地址（IP）都是指令码的组成部分，用来更新当前CS和IP。如图2-20所示。,（4）段间间接方式,这种方式同样用于段间转移，只不过当前CS和IP由存储器中连续的两个字更新，低位地址的字更新IP，高位地址的字更新CS，存放新IP和CS的存储单元地址由前述存储器操作数的寻址方式决定。见图2-21所示。例如：JMP DWORD PTR INTER+BX；取DS段中偏移为INTER+BX处的双字作为新的CS和IP。,返回本节,2.3.2 8086的指令系统,1数据传送类2算术运算类3逻辑运算与移位指令4字符串处理5控制转移指令6处理器控制指令,1数据传送类,（1）通用数据传送指令这种指令共5条，如表2-4所示。（2）输入/输出指令（3）目标地指传送指令这组指令包括三条指令，如表2-5所示。（4）标志位传送指令,表2-4 通用数据传送指令格式,表2-5 目标地址传送指令格式,2算术运算类,（1）加法指令（2）减法指令（3）乘法指令（4）除法指令,3逻辑运算与移位指令,（1）逻辑运算指令（2）移位与循环移位指令,表2-6 逻辑运算指令格式,4字符串处理,8086/8088指令系统为文本处理提供了一组强有力的指令（字符串处理指令），对一系列含有字母数字代码的字节（也称字符串）进行处理，例如传送、比较、查找、插入、删除等，字符串指令为这些处理提供了很大方便。字符串指令的寻址方式只用隐含寻址，源串固定使用SI，目的串固定使用DI。,5控制转移指令,（1）转移指令，分为无条件转移指令和条件转移指令；（2）循环指令；（3）过程调用与返回指令；（4）中断与返回指令。,6处理器控制指令,主要包括标志处理指令7条和其他处理器控制指令5条。详细内容同样参见指令一览表。,返回本节,2.3.3 汇编语言程序设计,1汇编语言指令 2汇编语言基本语法3汇编语言程序结构 4标准汇编语言程序框架,1汇编语言指令,8086汇编语言中，有多种伪指令，包括：数据定义伪指令；结构定义伪指令；记录定义伪指令；段定义伪指令；程序终结伪指令；过程定义伪指令；访问外部标识符伪指令；宏操作伪指令。,2汇编语言基本语法,（1）ASM-86的字符集（2）关键字（3）语句（4）表达式（5）指令性语句中的操作数,3汇编语言程序结构,汇编语言源程序是由语句序列组成的，语句序列应包括：数据（程序要处理的对象）；处理数据的实体；承上启下的记录。8086/8088 微处理器系统的存储结构是分段式访问结构，这种结构是程序运行的基础，因此，8086/8088 汇编语言程序必须具备：代码段（处理数据的对象）数据段（定义加工处理对象）堆栈段,4标准汇编语言程序框架,通常，一个源程序都有大体相同的结构或框架，下面给出一个源程序的框架结构，该程序是在PC-DOS环境下运行的。;定义堆栈段STACK_SEGSEGMENT PARA STACK STACK;定义堆栈深度与堆栈段变量STACK_SEGENDS;定义数据段DATA_SEGSEGMENT PARA PUBLIC DATA;定义变量DATA_SEGENDS,;定义代码段CODE_SEGSEGMENT PARA PUBLIC CODEMAINPROC FARASSUME CS:CODE_SEG,DS:DATA_SEGASSUME SS:STACK_SEGSTART:PUSH DSMOV AX,0PUSH AXMOV AX,DATA_SEGMOV DS,AX,;主过程内容RETMAINENDPPROC_APROC NEAR;子过程A内容，A为主过程调用PROC_AENDP;其他过程内容CODE_SEGENDSEND START,图2-22 DOS下内存的分配示意图,返回本节,2.4 飞速发展的CPU,2.4.1 辉煌的历程2.4.2 潮流和未来,返回本章首页,2.4.1 辉煌的历程,1Pentium前时代2Pentium时代3Pentium后时代,返回本节,2.4.2 潮流和未来,1奔腾4的时代 2走近64位CPU,1奔腾4的时代,2000年下半年，Intel推出了代号Willamette的处理器，它是英特尔IA-32 CPU家族中最新的成员，也是英特尔P6系列的终结者。这就是Pentium IV（P4）。P4 CPU基于新的32位微结构，在许多方面超过了奔腾/等上两代的IA-32 CPU。NetBurst微架构是Pentinum 4处理器的基石。这里解释一下处理器的架构与微架构：处理机的架构指的是指令集、寄存器和程序员公用的内存驻留的数据结构，它们在处理器的发展进程中得到继承和增强。处理机的微架构指的是处理机架构在硅片上的实现。,NetBurst微架构特点细节：超流水线技术：执行追踪Cache：快速执行引擎REE：400MHz 系统总线：先进的动态执行：流式SIMD扩充2（SSE2）：,图2-23 Pentium IV 处理器及搭配的RDRAM内存条,2走近64位CPU,64位处理器针对的主要对象是目前对32位系统感觉受限制的用户。一些用来设计汽车、卫星以及一些其他的非常复杂的产品的MCAD软件（机械计算机辅助设计软件）将通过64位系统得到不少的性能提升。另外，超大规模的数据库软件也由于64位的大内存寻址区域而获得不少优势。可见其企业级应用是相当广泛的。Intel的64位结构叫做IA-64。目前，Intel同时推出了Pentium 4以及Intel第一个从IA-32到IA-64架构转换的产品Itanium。,图2-24 Intel的64位CPUItanium,（1）IA-64架构的特点,1）更改现有工业标准体系，建立IA-64架构后将采用并行运算方式的体系；2）单指令简化，即每条指令执行的功能减少，但执行效率变高；3）由于运行指令并行化，并且采用了程序控制指令，使分支预测更加准确，提高运算的利用效率；4）增加程序运行时的并行运算预测能力，使内存中需要的数据更容易在Cache中命中；,5）增加内存的总容量，扩展到2的64次方，由原先的4GB内存扩展到惊人的180亿GB容量，并支持64位浮点数和32位浮点数，高精度的数字计算，提供高达82位的数据宽度。6）利用GR Stack来降低save/restore需要的调用，减少寄存器使用数量，使用的是Register Stacker Engine（RSE），使用全新的寄存器，总共128个64位寄存器，其中32个是静态的，96个是动态的。7）现有流水线采用的是顺序结构，一条运行结束后进行下一条，IA-64采用并行流水线结构，提高了工作效率。8）高速运算功能，在平行运算时，提供了2倍于运算频率的运算速度。,（1）IA-64架构的特点,1）64位实地址模式；2）通过寄存器前缀（REX）来达到寄存器扩展；3）增加8个新的通用寄存器（GPRs），代号为R8到R15；4）扩展通用寄存器的宽度到64位；5）增加8个128位的SSE寄存器，标号为XMM8到XMM15；6）新的RIP关联数据地址模式；7）单一字节寄存器地址。,表2-7显示的就是x86-64架构中的模式结构图，并标示了适用情况。,返回本节,THANK YOU VERY MUCH!,本章到此结束，谢谢您的光临！,返回本章首页,结束放映,