《集成逻辑部件》PPT课件.ppt

第三章 集成逻辑部件,内容提要 本章主要分析和讨论完成数字逻辑电路各种功能的基本逻辑部件门电路的外特性及基本结构。首先介绍目前广泛应用的TTL集成逻辑门电路，然后讨论MOS集成逻辑电路。3.1 TTL与非门电路TTL电路是晶体管晶体管逻辑电路的简称，是目前使用最为广泛的一种门电路。,3.1.1 电路结构,典型的TTL与非门电路结构如图3.1.1。该电路可分解为三个部分：输入级：由多发射极三极管T1和电阻R1构成，其等效电路如图3.1.1所示。T1管有两个作用：一个作用是实现逻辑“与”的功能；另一个作用是T1管由饱和变为截止的过程中，其基区存储电荷可通过T1管的集电极电流iC加速消散，使电路工作速度有较大的提高。,结构说明：,输出级：三极管T4、二极管D和三极管T3构成推拉式输出电路。T3管饱和导通时，T4和D截止；T3管截止时，T4和D导通；使整个电路输出阻抗降低，既可提高电路的负载能力，又可改善输出电压波形，使工作速度提高。此外，T3和T4管在输入高电平或输入低电平时，静态下不会同时导通，因此在电源和地之间无直流通路，功耗较低。中间倒相级：T2三极管的集电极和发射极输出倒相电压(即电压升降互反)，以满足输出级互补工作的要求，该级电路对门的负载能力及工作速度均有较大影响。,典型的图3.1.1结构,3.1.2 功能分析,一、输入全接高电平(3.6V)TTL与非门的工作状态如等效电路图3.1.3(a)所示。,功能分析,电源VCC 通过R1和T1的集电结向三极管T2和T3提供基极电流，在参数设计上使T2和T3管能饱和导通。因此，T2管集电极电位VC2为：VC2=VBE3+VCE2=0.7V+0.3V=1V三极管T4和二极管D必然是截止的，Z输出低电平VL=0.3V。此时，T1管基极电位VB1为：VB1=VBC1+VBE2+VBE3=0.7V+0.7V+0.7V=2.1V T1管的发射结电压VBE1=2.1V-3.6V=-1.5V0,功能分析,因此，T1发射结处于反向偏置，而集电结处于正向偏置，所以T1管处于发射结和集电结倒置使用的放大状态。TTL与非门输出低电平的状态，称作TTL与非门的“开”态。此TTL与非通常都接后级负载门，如图3.1.3(a)等效电路中的RL为后级负载门的等效电阻，iL为负载电流，该电流构成T3负载管的集电极电流I C3，只要负载不要过重，即iL不过大，就能保证iB3iBS=iCS3/。可以使T3维持饱和状态，输出电平仍为0.3V低电平。,二、输入端中有接低电平的情况0.3V,在输入端中接有低电平时如图3.1.3(b)所示，多发射极三极管T1接低电平输入信号的发射结导通，T1的基极电流iB1为：iB1=（VCC-vB1）/R1=VCC-(0.3V+VBE1)/R1=5V-(0.3V+0.7V)/4K=1mA其集电极电流I C1=0，因此，iB1IBS1(iBS1=iCS1/0),T1管处于特殊深饱和，VCE1=VCES1=0.1V。此时，T2管基极电位VB2=VC1=0.3V+0.1V=0.4V，因此，T2 T3必然截止。,分析结果：,由以上分析可得到表3.1.1所示的输入和输出的电压关系，按其正逻辑规定，可得表3.1.2所示与非门逻辑真值表。其逻辑表达式为：Z=ABC表3.1.1为TTL与非门输入、输出电压关系表,输入电平,输出电平,Va Vb Vc,全低（VL=0.3V）(0),有低0.3V(0),有高3.6V(1),全高3.6V(1),Vz,出高3.6V(1),出高3.6V(1),出低0.3V(0),3.1.3 特性及主要参数,一、电压传输特性v0=f(vI)逻辑门电路的电压传输特性曲线是指输出电压相对于输入电压的变化关系曲线。,二、主要参数,1.高低电平的标称值VH和VL它是逻辑门在理想情况下表示正逻辑“1”电平的电压值VH和表示正逻辑“0”电平的电压值VL。这两个高低电平之差Vm=VH-VL就是逻辑摆幅。一般74系列的TTL与非门的高电平标值:VH=3.6V低电平标称值VL=0.3V，逻辑摆幅Vm=3.3V。2.开门电平VON,关门电平VOFF以及输入信号噪声容限VNL和VNH,3.输入低电平电流IIL 和输入高电平电流IIH,输入低电平电流IIL 的物理意义是：在TTL与非门相互连接时，若前级与非门处于“开”态，输出低电平(0.3V)，后级负载门输入端就流出IIL“灌入”前级门电路，经前级门电路输出端流入它的饱和负载管。它的大小关系到前级门电路所能带动负载的个数。典型值1.4mA左右，最大不超过IIL1.6mA。输入高电平电流IIH的物理意义是：在TTL与非门相互连接时，若前级与非门处于“关”态而输出高电平时，后级负载门就从前级门电路输出端“拉出”电流，由于后级门电路输入阻抗很大(为PN结反向电阻)，因此IIH数值较小。这也就是RL数值大，iL数值小的原因。一般IIH70A。,4.扇入数NI和扇出数NO,扇入数和扇出数是门电路之间能相互联结个数的指标。扇入数NI是一个门电路允许的输入端数目。在一般情况下，它是在电路制造时已预先安排好的，在使用时只要注意选择合适的器件就可以了。若在使用某一器件时，发现门电路输入端数超过了额定数目，则对多余输入端应作适当处理。如对与非门来说，可把多余端接高电平(即置“1”)，或者与使用端并在一起。一般门电路只有一个输出端，但允许接到多个下级负载门的输入端。允许接下一级同类门电路的数目就称为扇出数NO。扇出数是反映门电路负载能力的重要指标，它表示门电路在标准工作时，如果接上与扇出数NO相同的下级同类门电路的话，这个门电路的输出逻辑电平仍在正常工作范围内。一般规定N8。,5.平均传输延迟时间tpd,与非”门的平均传输延迟时间是指一个矩形脉冲信号从输入端输入，经过门电路再从其输出端输出所延迟的时间，它反映电路开关速度的重要特征。平均传输延迟时间tpd定义为：tpd=(tpdL+tpdH)/2图3.1.6所示为延迟示意图。典型值约10ns。,扇入和扇出及延迟图,3.2其它类型的TTL与非门电路,为了满足实际需要，在TTL“与非”门的基础上，发展了很多其他类型的TTL门电路，如或非门、与或非门、异或门、同或门、OC门及三态门等。下面仅介绍OC门和三态门。3.2.1集电极开路门OC门一、电路结构,二、OC门的应用,1.实现“线与”逻辑用导线将两个或两个以上的OC门输出连接在一起，其总的输出为各个OC门输出的逻辑“与”，这种用导线连接而实现的逻辑与就称作为“线与”。图3.2.2(a)所示,线与的逻辑表达式为：,L=A1A2+B1B2=A1A2B1B2=L1L22.作为接口电路实现逻辑电平转换在数字逻辑系统中，可能会应用到不同逻辑电平的电路，如TTL逻辑电平(VH=3.6V，VL=0.3V)，就和CMOS逻辑电平(VH=10V，VL=0V)不同，如果信号在不同逻辑电平的电路之间传输时，就产生不匹配问题，因此中间必须加上接口电路，OC门就可以用来做这种接口电路。,图3.2.3所示就是TTL门和CMOS门之间电平转换的接口电路,3.实现“总线”传输,如果将多个OC与非门按图3.2.4所示形式连接，当某一个门的选通输入Ei为“1”，其它门的选通输入全为“0”时，这个OC门就被选通，它的数据输入信号Di就经过此选通门送上总线。,3.2.2 三态门,三态输出与非门简称ST门。也是一种计算机中广泛使用的特殊门电路。三态门有三种输出状态：即高电平VOH和低电平VOL为工作状态，高阻抗状态为禁止状态。一、电路结构与工作原理1、电路结构：,2.工作原理：,最简单的三态门电路如图3.2.5(a)所示。在电路中，若控制端E/D=0时，T6三极管截止，T5,T6,D2构成的电路对由T1,T2,T3,T4,D1构成的TTL基本与非门无影响，输出L=AB。处于工作状态。当控制端E/D=1时，T6饱和导通，VC60.3V，相当于在基本与非门的一个输入端加上低电平，因此T2,T3管截止，同时，二极管D2因T6饱和而导通，使T2集电极电位VC2钳位在1V，使T4和D1无导通的可能。此时L处于高阻悬浮状态，这是三态门的禁止态。,表3.2.1三态门功能真值表,另外两种三态门的符号与真值表：符号：,输 入,输 出,控制E/D,数 据AB,L,00,01,10,A B,11,01,xx,高阻,真值表,输 入,控制E/D,数据AB,L,00,01,xx,高阻,11,01,10,AB,输 入,输 出,输 出,控制E/D,数据AB,00,11,01,01,L,xx,10,高阻,AB,二、三态门的应用,1.用三态门构成单向数据总线如图3.2.8所示为用三态门构成的单向数据总线。在任何时刻，n个三态门中仅允许其中一个控制输入端E/Di端为0时，也就是这个输入为0的三态门处于工作态，其它门均处于高阻态，此门相应的数据Di就被反相送上总线传送出去。若在某一时刻同时有二个门的控制输入端E/Di端为0，也就是二个三态门处于工作态，那么总线传送信息就会出错。2.用三态门构成双向数据总线,所示的单向和双向数据总线图,3.3 MOS集成逻辑门电路,MOS电路主要分NMOS、PMO和CMOS三大类，以NMOS和CMOS为例说明其逻辑功能及原理。3.3.1NMOS反相器及逻辑门一、增强型负载管反相器一般的反相器由一个NMOS管和一个负载电阻RD串联组成。如图3.3.1所示。,1.工作原理与逻辑功能,为了使它的输出低电平接近于0V，负载电阻RD的阻值必须很大。但在集成电路中制造大电阻将占用很大的芯片面积。这会使集成度大大下降，若用一个MOS管来代替大电阻RD，就形成由两个MOS管组成的反相器，作为负载用的MOS管称为负载管，另一个MOS管称为工作管，如图3.3.2所示。,工作原理与逻辑功能,一般NMOS电源电压VDD15V，典型数据为+12V。NMOS增强型管的开启电压VTN=3.5V，一般在单沟道NMOS电路中，VTN取4V值进行分析。vI为低电平(1V)。由于vIVT2(4V)，便导通。输出电压v0=VDD-VT2=12V-4V=8V,为输出高电平(VOH)。,vI为高电平。由于vIVT1(4V)，使T1管导通；同时T2管的VGS2也大于VT2(4V)，亦可导通。,则输出电压v0为：V0=VDD/（rDS1+rDS2）rDS1由于T1管和T2管的跨导之间具有gm1gm2的关系，所以T1、T2导通后，漏源电阻rDS1rDS2,输出电压v0=VOL1V。若令A=vI,L=v0时，输入与输出的逻辑关系为：L=A,2.传输特性及性能,典型NMOS增强型负载管反相器的传输特性如图3.3.3所示。其输出高电平VOH=VDD-VT2=8V。输出低电平VOL1V，特性曲线在vI4V后转折，由输出8V向1V逐渐过渡。输入低电平噪声容限：VNL=VOFF-VIL=4.5V-1V=3.5V,输入高电平噪声容限：VNH=VIH VON=8V-5V=3V,结果分析：结果可以看出MOS电路抗干扰能力很强。VOFF决定于开启电压VT1，若提高VT1，就可增大VOFF,从而提高输入低电平时抗干扰能力。由图3.3.3还可以看出，减小gm2,增大gm1可使传输特性陡峭，也就是说跨导比gm2/gm1越小越好，对输入高电平的抗干扰能力提高有较大好处。,二、NMOS逻辑门,1.与非门 NMOS与非门电路如图3.3.4所示，T1,T2是两个串接的工作管；T3是负载管，它们均为NMOS增强管，跨导gm1=gm2gm3。下面介绍电路的逻辑功能：输入全高电平：,当A、B端全为高电平(8V)时，则工作管T1,T2都因栅源电压大于它们的开启电压而,导通；此时负载管T3因栅极与漏极短接，而使栅极电位为VDD(12V)，它的栅源电压VGS3VT3，因此也导通。其输出端L的电平为：VOL=(rDS1+rDS2）/（rDS1+rDS2+rDS3）VDD由于工作管的跨导比负载管的跨导要大得多，即gm1=gm2gm3,因此它们导通之后漏源电阻的关系为：rDS1=rDS2rDS3这就使输出端L的电平VOL1V,为低电平。,输入有低电平：,当输入A、B中有低电平时，工作管T1,T2中必有管子因栅源电压小于它们的开启电压而截止,输出L与地之间就无通路；此时，负载管T3因栅极电位为VDD(12V)，栅源电压VGS3大于开启电压VT3而导通。其输出端L的电平为：VOL=VDD-VT3=12V-4V=8V即输出为高电平。通过以上分析可知，图3.3.4所示电路当“输入全高时则输出为低，输入有低时则输出为高”。是个正逻辑与非门，其输入、输出逻辑关系为：L=AB,2.或非门,NMOS或非门电路如图3.3.5所示。并联T1,T2管为工作管；T3管为栅漏短接的负载管，均为NMOS增强型管，工作管的跨导比负载管跨导大得多，即gm1=gm2gm3。电路的逻辑功能为：,当输入有高电平。,A、B输入若有高电平(8)，则工作管T1,T2中就有管子因栅源电压大于它的开启电压而导通，输出L到地有通路；负载管T3也因栅极电位为VDD,VGS3可大于VT3而导通。这时输出端L的电平VOL为：VOL=(VDD)/(rDS1,2+rDS3)rDS1,2rDS1,2是A、B输入有高电平时，输出L到地的等效电阻。若A、B中一个为高电平，rDS1,2就是导通管子的漏源电阻，若A、B均为高电平，rDS1，2就是两个管子导通漏源电阻并联值。显然rDS1,2要比rDS3小得多，这是因为gm1=gm2gm3，因此在输入有高电平的条件下，输出端L的电平VOL1V 为低电平。,当输入全低电平。,A、B输入若全为低电平(1V)时，则工作管T1,T2均因栅源电压小于它们的开启电压而截止，输出L到地就无通路；负载管T3则因栅极电位为VDD,VGS3VT3而导通。输出端L的电平VOL为：VOL=VDD-VT3=12V-4V=8V即输出高电平。通过以上分析可知，图3.3.5电路“输入有高输出则低，输入全低输出则高”，因此是个正逻辑的或非门，具有以下的输入、输出逻辑关系：L=A+B,3.与或非门,如图3.3.6所示的是一个NMOS与或非门电路，图中T1,T2,T3均为工作管，T4为负载管，它们均为增强型NMOS管。工作管的跨导都比负载管大很多，它们的基极B均接地。,电路的逻辑功能分析,当输入A、B全高或输入C为高电平时，输出端L到地有通路(T1、T2通或T3通)，此时T4是导通的，因此根据跨导比，L输出为低电平，且接近为1V。当A、B中有低，且C为低电平时，L输出到地无通路，而T4是导通的，L输出为高电平为(VOH=VDD-VT4=8V)。因此，该电路为与或非门：L=AB+C,分析总结：,由上述NMOS门电路可总结出如下规律：工作管相串，起“与”的作用；工作管相并，起“或”的作用；先串后并，则是先“与”后“或”；先并后串，则是先“或”后“与”；工作管组和一个负载管串联后，在它们连接点引出的输出起倒相作用。根据以上的总结规律，我们不难推出图3.3.7电路也是一个或与非门，其输入、输出逻辑关系表达式为：L=(A+B)(C+D),CMOS反相器及逻辑门,因为单沟道NMOS和PMOS电路都存在两个问题：（1）由于负载管一直是导通的，当输入信号使工作管导通时，电源与地之间就存在一条通路，具有静态电流，所以电路功耗较大。（2）为保证输出“0”电平接近地电位，负载管跨导必须远远小于工作管跨导，但这又使工作管关闭过程中负载电容CL充电很慢而影响了电路工作速度。互补集成电路 CMOS较好地解决了这两个问题，CMOS电路一般采用正逻辑规定。,一、CMOS反相器,1.电路结构 图3.3.8是一个由NMOS管和PMOS管构成的互补MOS反相器电路。工作管T1是增强型NMOS管，它的基极B1与源极S1相接，并接地或接最低电平；负载管T2是一个增强型PMOS管，它的基极B2也与源极S2相接，并接电源VDD。,2.工作原理,T1的跨导gm1等于T2的跨导gm2，它们互相串接，栅极连在一起作反相器的输入端，漏极也连在一起作为反相器的输出端。电源电压：VDDVTP+VTN。典型的数据为VTP=-3V，VTN=+3V,VDD=+10V。vI为低电平(0V)时，NMOS管T1的栅源电压：VGS1=0V，因此VGS1(0V)VTP(3V),负载管T2导通，电源电压：VDD主要降在T1上，输出电压v0=VDD(10V)为高电平。,vI为高电平(10V)时，,NMOS管的栅源电压VGS1=10V,因此，VGS1VTN，工作管T1导通；PMOS管T2的栅源电压VGS2=0V,VGS2VTP,因此,负载管截止,电源电压VDD主要降落在T2管上，输出电压v0=0V，为低电平。,CMOS反相器的分析结论：,（1）CMOS反相器有倒相功能。反相器在两个不同静态下，T1,T2管中总有一个处于截止状态，因此静态功耗很小，只有在状态转换过程中，两管才有可能同时导通，不过作用的时间很短，平均功耗很小。一般在高频工作时，才考虑其动态功耗的影响。（2）反相器两个互补MOS管的跨导gm1=gm2，且都较大，因此在两个不同输出状态下都为负载电容提供了一个低阻抗的快速充放电回路，使其工作速度较高。,二、CMOS逻辑门电路,在CMOS门电路中，NMOS管和PMOS管也是成对出现的，凡属同一对的NMOS和PMOS管，它们的栅极均接在一起，送入同一输入信号，而它们的漏极不一定接在一起。CMOS门电路中的NMOS管的基极B均接地，PMOS管的基极B均接电源VDD。1.与非门 电路形式。如图3.3.9所示电路是一个CMOS与非门，图中两个P沟道增强型MOS管并接，作为负载管组，两个N沟道增强型MOS管串接，作为工作管组。,如、所示与非门和或非门,逻辑功能。当输入A、B具有不同逻辑值组合时，各管的工作情况及输出L如表3.3.1所示。即 L=AB,2.或非门,电路形式。如图3.3.10所示的电路是一个CMOS或非门电路。两个N沟道MOS管并接，两个P沟道MOS管串接。T1和T3,T2和T4分别为一组互补管。逻辑功能。和与非门的分析一样，列出A、B不同输入组合时，各管的工作情况及输出L如表3.3.2所示。当工作管组与地有通路，而负载管组与电源VDD无通路时，输出L为“0”电平(0V)；当工作管组与地无通路，而负载管组与电源VDD有通路时,输出为“1”电平(10V)。其逻辑表达式为：L=A+B,3.与或非门,电路形式。如P64图3.3.11所示的是一个与或非门CMOS电路。T1,T2,T,T4均为N沟道增强型MOS管,它们构成工作管组；T5,T6,T7,T8均为P沟道增强型MOS管，它们构成负载管组。图中T1与T5；T2与T6；T3与T7；T4与T8分别为四对互补的MOS管。一对CMOS组中的NMOS管和PMOS管栅极肯定相连接,作为信号输入端。但两管的漏极不一定接在一起。若工作管串接，相对应的负载管必然并接；若工作管并接，相对应的负载管必然串接。,逻辑功能,当A=B=1，或者C=D=1时，NMOS管T1,T2可导通，或者T3,T4可导通，输出L到地有通路。而此时，相对应的PMOS管T5,T6截止或T7,T8管截止，输出L到电源VDD不通，因此，输出L=0低电平(0V)。当AB=0且CB=0时，T1,T2中有不通的管子，T3,T4中也有不通的管子，因此L到地无通路，此时，T5,T6因A、B中至少有一个为0或至少总有一个导通，T7,T8因C、D中至少有一个为0或至少总有一个导通，因此，L到电源VDD有通路，输出L=1高电平(10V)。综上分析，这是一个与或非门，其逻辑功能为：L=AB+CD。,三、CMOS电路的特点,1.CMOS电路的优点：静态功耗极小，每门功耗达纳瓦数量级。开关速度比NMOS、PMOS高，接近TTL速度的数量级，当然与TTL相比还是低一点。抗干扰能力强。由传输特性陡峭就可看出。电源利用率高。VM(逻辑摆幅)=VOH-VOL=VDD。电源电压允许变化范围大。VDD在+3V+15V范围内变化时，CMOS仍能保持正常逻辑功能。负载能力强。由于CMOS门电路输入阻抗很大，因此CMOS门电路扇出数大。,2.CMOS电路缺点：,工艺复杂。在同一块硅片上做出两种沟道的增强型MOS管，工艺要求高。占硅片面积大，集成度比单沟道MOS低。四.各种集成逻辑门电路的性能比较表3.3.3列出了一般的TTL、CMOS及其它几种集成门电路的性能参数范围，以便更好的掌握和使用时的选择，其中ECL、I2L和PMOS本书没有介绍，使用时，参考有关手册。,第三章结束,