《门电路补充内容》PPT课件.ppt

门电路补充内容,孙卫强,CMOS反相器,Rp：PMOS管的电阻，Rn：NMOS管的电阻,电阻性负载CMOS反相器的电阻模型,电阻性负载的戴维宁等效电路,Rp：PMOS管的电阻，Rn：NMOS管的电阻,电阻性负载CMOS器件的电阻模型（输出为低电平）,VOUT=3.33 100/(100+667)=0.43V,电阻性负载的戴维宁等效电路,电阻性负载CMOS器件的电阻模型（输出为高电平）,VOUT=(5V-3.33V)*667/(200+667)+3.33V=4.61V,电阻性负载的戴维宁等效电路,吸收电流和提供电流,上两个slides中吸收和提供电流各是多少？内部功耗是多少？,非理想输入时电路的特性,Iwasted=5/(400+2500)=1.72mA 功耗：Pwasted=5*Iwasted=8.62mW,Iwasted=5/(4000+200)功耗：Pwasted=5*Iwasted,非理想输入时电路的负载特性,浪费的功率等于多少？,电阻性负载的戴文宁等效电路,CMOS电路的动态电气特性,现代电路设计正朝着纯CMOS技术的方向演进，而CMOS器件具有很高的输入阻抗，因此直流负载效应常常可以忽略不计CMOS输入端、封装和内部连线具有相当大的电容电容充放电时间是构成电路/器件时延的主要因素之一,CMOS转换时间分析,影响转换时间的因素晶体管的导通电阻驱动的输入端的电容寄生电容的来源输出电路，2-10pF输出和其它输入的连线电容，1pF/英寸或更多输入电路，2-15pF,转换时间分析的等效电路,CMOS转换时间分析下降时间,其中RnCL为时间常数tf=8.5 ns,下降时间,CMOS转换时间分析上升时间,上升时间,其中RnCL为时间常数tr=17 ns,CMOS电路的功率损耗,CMOS电路在状态不发生变化时，功耗很低静态功耗，通常可以忽略状态发生变化的过程中消耗可观的电能动态功耗1.由于转换瞬间T1和T2 瞬态导通而导致的瞬态导通功耗PT=CPDVCC2f，其中：CPD：功耗电容f：输出信号转换的频率2.对负载电容充放电导致的功耗PL=CLVDD2f，其中：CL：负载电容f：输出信号转换的频率总功耗：P=PT+PL,CMOS三态缓冲器,漏极开路CMOS与非门,集电极开路(OC)门,TTL与非门电路,TTL反相器电路,OC门输出并联的接法,为OC输出并联电路选取合适的上拉电阻,参考阎石版“数字电子技术基础”【例2.4.4】,作业,12、22、24,