《数字逻辑详解》PPT课件.ppt

第六章 时序逻辑电路,1.基本概念,2.时序逻辑电路分析,3.同步时序逻辑电路设计,4.典型时序逻辑电路,5.算法状态机,1.时序逻辑电路概述,时序逻辑电路 任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路的原来状态。时序逻辑电路的结构特点 包含组合电路和存储电路两个部分。存储电路的输出状态必须反馈到组合电路的输入端，与输入信号共同决定组合电路的输出。,1.时序逻辑电路概述,时序逻辑电路描述方法 时序电路的逻辑功能可用逻辑表达式、状态表、逻辑图、状态图、时序图等方式表示，这些表示方法在本质上是相同的，可以互相转换。时序逻辑电路逻辑表达式的三种形式输出方程：描述电路输出的逻辑函数式。驱动方程：电路中各个触发器输入信号的逻辑函数式。状态方程：将触发器输入信号的逻辑函数式代入触发器特性方程 得到的逻辑函数式。,时序逻辑电路概述,时序逻辑电路的分类（按触发器的动作特点）同步时序逻辑电路：触发器状态变化在同一时钟信号操作下同时发生。异步时序逻辑电路：触发器状态的变化不是同时发生。时序逻辑电路的分类（按输出信号的特点）米利型电路：输出信号由存储电路的初态和输入变量共同决定。穆尔型电路：输出信号仅由存储电路的初态决定。,2.时序逻辑电路的分析,时序电路的分析步骤 分析逻辑电路图；写出每个触发器的驱动方程（触发器输入信号的逻辑函数式）；将驱动方程代入相应触发器的特性方程，得出整个时序电路 的状态方程组；根据逻辑图，写出电路输出方程。通过上述分析得到的方程组能够表达出电路功能。为了更进一步描述电路的逻辑功能，还可以列出电路的状态转换表、状态转换图和时序图等来体现时序电路状态转换的全部过程。,2.1 同步时序逻辑电路分析,例题 分析下图所示电路,时钟方程：输出方程：,驱动方程：,穆尔型电路,JK 触发器的特性方程：,将各触发器的驱动方程代入特性方程，得出电路的状态方程：,同步时序逻辑电路分析,0 0 0,0 0 1,0 1 1,1 0 0,1 1 1,0 0 1,0 1 1,1 1 1,0 0 0,1 1 0,0,0,0,0,0,1,列出状态转换表,1 1 0,1 0 0,画出状态转换图,010,101,主循环回路,无效循环回路,有效循环的6个状态是不相连的格雷码，在时钟脉冲CP的作用下，这6个状态按如下规律循环变化，即：000001011111110100000 当对第6个脉冲计数时，本电路又重新从000开始循环，并产生输出Y1。,电路功能,寄存器和计数器,寄存器 移位寄存器 同步计数器 N进制计数器,寄存器,寄存器是用以暂存二进制代码的电路。它能实现对数据的接收、清零、保存和输出等功能。寄存器主要由触发器和一些控制门组成，结构比较简单。锁存器：电位触发 基本寄存器：边沿触发,四位锁存器电路图,锁存器：电位触发,无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入进寄存器中。,寄存器,移位寄存器,在时钟信号的控制下，所寄存的数据依次向左（由低位向高位）或向右（由高位向低位）移位的寄存器，称为移位寄存器。根据移位方向的不同，有左移寄存器、右移寄存器和双向移位寄存器之分。,移位寄存器,同步计数器,计数器是计算机和数字系统中常用的电路，其功能是对输入时钟脉冲的个数进行累计，累计满时电路可用它作为下一个动作的开始标识。计数器电路主要由JK触发器组成。,计数器设计,二进制同步加法计数器的设计方法和连接规律。第一步，列出二进制同步加法计数器状态转换图。第二步，根据状态转换图列出状态表。第三步，根据状态表求状态方程。第四步，选用JK触发器设计，求驱动方程。第五步，根据驱动方程Ji、Ki的表达式，画出计数器的逻辑图。,加法计数器状态转换图,加法计数器状态表,根据状态表得出如下次态方程,变换上式得出如下次态方程：,计数器的逻辑图。其中C为输出值，作为计满标识。,C=Q2Q1Q0,计数器集成芯片介绍,中规模集成的4位同步二进制计数器74LS161芯片它由两部分功能组成：寄存器功能 计数功能,4位同步二进制计数器74161功能表,74LS161芯片引脚图,N进制计数器,小于单芯片计数量的N进制计数器 例：用同步十六进制计数器74LS161接成同步13进制计数器。解：有两种方法：(a)置零法，利用异步置零(b)置数法，利用预置数L,13进制计数器连接法,大于单芯片计数量的N进制计数器（计数器扩展法）,当要求的N进制计数器大于16时，就需要用多片74LS161进行级联扩展，得到N进制计数器。用两片74LS161计数器接成256进制计数器。,用两片161级接扩展的计数器,