欢迎来到三一办公! | 帮助中心 三一办公31ppt.com(应用文档模板下载平台)
三一办公
全部分类
  • 办公文档>
  • PPT模板>
  • 建筑/施工/环境>
  • 毕业设计>
  • 工程图纸>
  • 教育教学>
  • 素材源码>
  • 生活休闲>
  • 临时分类>
  • ImageVerifierCode 换一换
    首页 三一办公 > 资源分类 > PPT文档下载  

    《快速操作指南》PPT课件.ppt

    • 资源ID:5509848       资源大小:807.50KB        全文页数:42页
    • 资源格式: PPT        下载积分:15金币
    快捷下载 游客一键下载
    会员登录下载
    三方登录下载: 微信开放平台登录 QQ登录  
    下载资源需要15金币
    邮箱/手机:
    温馨提示:
    用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)
    支付方式: 支付宝    微信支付   
    验证码:   换一换

    加入VIP免费专享
     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
    5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。

    《快速操作指南》PPT课件.ppt

    第2章Quartus II 快速操作指南,QuartusII 简介,Quartus II设计流程,项目(project),Project内容:All of the design files and other related files necessary for the successful compilation,simulation,and programming of a design一个设计为一个Project,所有 Project的内容包含在一个项目文件中。在设计开始时必须指定创建一个Project文件,主要输入文件类型(files type),主要输出文件类型(files type),Quartus II主菜单,编译,仿真,编程,File菜单,Project菜单,顶层设计文件设置,电源估算文件生成,将设计文件加入项目中,Assignments菜单,器件和引脚指配,编译设置,Processing菜单,启动编译,启动仿真,Tools菜单,器件编程,看RTL电路图,许可文件设置,设计输入(design input),设计输入步骤建立项目文件File-New Project Wizard 编写设计文件代码(或者画出原理图)File-New-Device Design Files-将设计文件加入到项目文件中Project-Add/Remove File in Project VHDL设计输入原理图设计输入,VHDL设计输入,文件名称必须和ENTITY名一致,原理图设计输入,元件符号调入,生成符号块,绘制节点连线,绘制节点总线连接,绘制导线工具,粘连(移动),线段选中,原理图设计输入:符号调入,按下mouse右键,原理图设计输入:符号调入(续前),库符号,符号文件也可以是?,VHDL代码得到!如何将VHDL设计文件变成符号文件(.sym)?,将VHDL代码生成符号文件(*.sym),一个例子,器件与引脚指配(device&pin assignment),通过对话窗指配Assignments-DeviceAssignments-Pins通过“*.qsf”文件指配“XXX.qsf”是一个文本文件,包含了设计项目所有的配置信息,其中包括器件和引脚信息,器件指配:Assignments-Device-,Device&Pin Options-Unused Pins,未用引脚一般接地,Device&Pin Options-Configuration,引脚指配:Assignments-Pins-,通过“*.qsf”文件指配,#Pin&Location Assignments#=set_location_assignment PIN_1-to a00set_location_assignment PIN_2-to a04set_location_assignment PIN_3-to a02,编译和综合(compilation and synthesis),如果 编码设计 完成 如果 器件和引脚指配 完成那么我们 就可以 开始完全编译了!请进入:Processing-Complitaion,看RTL图,如果编译通过,那么 我们还可以看 VHDL代码的RTL图Tools-RTL Viewer,仿真(simulation),Quartus II的simulation功能使得 FPGA代码设计 和 PCB设计 同步 或者 超前 进行.必须选择 进行那种类型?Function&Timing 如何启动仿真:Processing-Start Simulation,仿真(simulation):步骤,建立“.VWF”文件File-New-Other Files-Vector Waveform file 设置仿真的时间分辨率和仿真时长Edit-End TimeEdit-Grid Size选择 仿真类型(Function&Timing)定义输入波形启动仿真:Processing-Start Simulation 观察仿真结果(输出信号的波形),选择 仿真类型:Project-Setting-Simulator,定义输入波形,编程与配置(program and configuration),设置编程硬件(编程电缆选择)Tools-Programmer-Hardware Setup设置下载模式Tools-Programmer-Mode调入编程文件Tools-Programmer-Add File启动编程Tools-Programmer-Start,设置编程硬件(编程电缆选择)Tools-Programmer-Hardware Setup,设置下载模式,FPGA 配置,EPCS1,EPCS4等编程,EPC2,CPLD等编程,启动编程,KX康芯科技,图5-36 SignalTapII编辑窗,1打开SignalTapII编辑窗,嵌入式逻辑分析仪使用方法,KX康芯科技,2调入待测信号,嵌入式逻辑分析仪使用方法,3SignalTap II参数设置,KX康芯科技,4文件存盘,嵌入式逻辑分析仪使用方法,KX康芯科技,5编译下载,嵌入式逻辑分析仪使用方法,6启动SignalTapII进行采样与分析,KX康芯科技,嵌入式逻辑分析仪使用方法,6启动SignalTapII进行采样与分析,KX康芯科技,嵌入式逻辑分析仪使用方法,7SignalTap II的其他设置和控制方法,The end.,

    注意事项

    本文(《快速操作指南》PPT课件.ppt)为本站会员(牧羊曲112)主动上传,三一办公仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知三一办公(点击联系客服),我们立即给予删除!

    温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




    备案号:宁ICP备20000045号-2

    经营许可证:宁B2-20210002

    宁公网安备 64010402000987号

    三一办公
    收起
    展开