《存储系统习题》PPT课件.ppt

第三章 存储系统习题课,主讲 赵力2007年4月,知识概要,一、关于主存储器基本概念存储介质能表示二进制数1和0的物理器件存储元存储1位二进制代码信息的器件存储单元若干个存储元的集合，可以存放一个字或一个字节。地址存储单元的编号存储器计算机用来存放程序和数据的部件。SRAM静态随机存储器DRAM动态随机存储器ROM只读存储器,二、有关主存储器的技术指标存储容量字节数单元数位数存取速度存取时间存取周期存储器总线带宽,三、有关静态随机存储器SRAM存储元的读写原理静态MOS存储器存储体、地址译码、片选和读/写控制静态SRAM芯片数据线、地址线、控制线RAM存储器的扩展位扩展、字扩展、字位同时扩展,四、有关动态随机存储器DRAM存储元的读写原理DRAM芯片的特点DRAM的刷新五、有关高速存储器双端口并行存储器多体交叉存储器相联存储器,六、有关高速缓存cachecache在存储体系结构中的位置，cache的目标定量分析cache的性能：命中率，cache的效率cache的基本工作原理，地址映射、替换策略、写策略七、有关虚拟存储器虚拟存储器的目的，与cache的异同之处虚拟存储器的基本工作原理，信息交换单位地址映射：段表、页表、快表存储保护,习题,解释概念：主存、辅存、Cache、虚拟存储器、RAM、SRAM、DRAM、ROM、EPROM、CDROM、Flash Memory。计算机中哪些部件可用于存储信息，按其速度、容量和价格/位排序说明。什么是计算机存储器的层次结构？层次结构的特点和目的是什么？说明程序的局部性原理。说明存取周期和存取时间的区别。什么是存储器带宽？,一、填空,计算机中的存储器是用来存放 的。存储器系统的层次结构是为了使整个计算机的存储系统在 上接近最外层的存储器，在 上接近最里层的存储器。对DRAM进行操作，有 三种操作类型。cache的目的是。虚拟存储器的目的是。,程序和数据,容量和价格,性能,读、写和刷新,平衡CPU的执行速度和主存的存取速度不匹配的矛盾,扩大主存容量、实现存储管理,cache-主存的信息交换单位是；主存-虚存的信息交换单位是。相联存储器主要应用于。若存储器的数据总线宽度为32位，存取周期为200ns，则存储器带宽是。对DRAM进行刷新的方式有。其中 具有较长的死时间，将存储器的读写周期放大一倍。,块,页,cache的地址映射虚拟存储器的快表,(32/8)/(200*10-9)=20MB/s,集中式、分散式、异步式,集中式,分散式,二、选择题,主存和辅存的本质区别是。主存容量小，而辅存容量大主存速度快，而辅存速度慢主存能够被CPU直接访问，而辅存不能主存易失，而辅存非易失 下列因素中，与cache的命中率无关的是。主存的存取时间 C.cache的组织方式块的大小 D.cache的容量,C,A,通用寄存器的设计适合采用 高速存储器。多端口存储器 多体交叉存储器相联存储器高速缓冲存储器已知虚地址为32位，页大小为4KB，页表每一项为4个字节，那么页表总容量为。4GB C.8MB4MB D.1MB,A,B(2322124),【第一题】某RAM芯片，其存储容量为16K8位，问：该芯片引出线的最小数目应为多少？存储器芯片的地址范围是什么？【解】因存储单元的数量为=2，所以地址线 根；字长 位，所以数据线有 根，加上控制线 信号和 信号，电源线和地线，所以该芯片引出线的最小数目应为 根。地址范围为 H H。,16K,14,14,8,8,片选,读写,26,0000,3FFF,三、分析设计题,【第二题】模块化存储器设计。已知某8位机的主存采用半导体存储器，地址码为18位，若使用4K4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：若每个模块条为32K8位，共需几个模块条？每个模块内共有多少片RAM芯片？主存共需多少RAM芯片？CPU如何选择个模块条？【解】由于主存地址码给定 位，所以最大存储空间为2，主存的最大容量为 B；而每个模块条的存储容量为，故需要 个模块条。因为使用4K4位的芯片，所以模块内需要芯片 片。模块内采用 扩展方式。主存共需要 RAM芯片。,256K,18,18,32K,8,字位同时,16,128,32K8位的模块条的构成：模块条内使用16个4K4位的RAM芯片拼成8组4K8位，地址码的低12位(A0A11)直接接到芯片地址输入端，地址码的高3位(A14A12)通过3:8译码器输出，分别接到8组芯片的选片端。,4K4,4K4,4K4,4K4,4K4,4K4,4K4,4K4,A11A0,D7D0,32K8的模块条,A14A0,D7D0,D3D0,D7D4,32K8模块,32K8模块,32K8模块,32K8模块,根据前面所得，共需8个模块条，用A17A16A15通过3：8译码器来选择模块条。,【第三题】在给出的存储器方案中，哪些是合理的，哪些不合理？对不合理的可以怎样修改？,【解】(1)合理。(2)不合理。因为存储单元的位数应为字节的整数倍，所以将存储单元的位数改为16较合理。(3)不合理。因为MAR的位数为8，存储器的单元数最多为256个，不可能达到1024个，所以将存储器的单元数改为256较合理。(4)不合理。因为MAR的位数为12，存储器的单元数应为4K个，不可能只有1024个，所以将存储器的单元数改为4096才合理。,(5)不合理。因为MAR的位数为8，存储器的单元数应为256个，不可能只有8个，所以将存储器的单元数改为256才合理；另外，存储单元的位数为1024太长，改为8、16、32、64均可。(6)不合理。因为MAR的位数为1024，太长，而存储单元数为10，太短，所以将MAR的位数与存储单元数对调一下，即MAR的位数为10，存储器的单元数正好为1024，合理。,【第四题】某存储器容量为4KB，其中：ROM 2KB，选用EPROM 2K8；RAM 2KB，选用RAM lK8；地址线Al5A0。写出全部片选信号的逻辑式。,【解】ROM的容量为2KB，故只需EPROM 片；而RAM的容量为2KB，故需RAM芯片 片。ROM的片内地址为 位，用了地址线的哪几根？RAM片内地址为 位，用了地址线的哪几根？,1,1,11,10,A10到A0共11根,A9到A0这10根,【第四题】某存储器容量为4KB，其中：ROM 2KB，选用EPROM 2K8；RAM 2KB，选用RAM lK8；地址线Al5A0。写出全部片选信号的逻辑式。【解续】总容量需要 根地址线。可以考虑用1根地址线A11作为区别EPROM和RAM的片选信号，对于2片RAM芯片可利用A10来区别其片选信号。由此，可得到如下的逻辑式：EPROM CS0=RAM CS1=CS2=,12,A11A10,【第五题】设有一个1MB容量的存储器，字长为32位，问：(1)按字节编址，地址寄存器、数据寄存器各为几位？编址范围为多大？【解】按字节编址：1MB=地址寄存器为 位，数据寄存器为 位，编址范围为。,2208,20,8,00000HFFFFFH,【第五题】设有一个1MB容量的存储器，字长为32位，问：(2)按半字编址，地址寄存器、数据寄存器各为几位？编址范围为多大？【解】按半字编址：1MB=地址寄存器为 位，数据寄存器为 位，编址范围为。,19,16,00000H7FFFFH,21916,【第五题】设有一个1MB容量的存储器，字长为32位，问：(3)按字编址，地址寄存器、数据寄存器各为几位？编址范围为多大？【解】按字编址：1MB=地址寄存器为 位，数据寄存器为 位，编址范围为。,18,32,21832,00000H3FFFFH,【第六题】用16K8位的SRAM芯片构成64K16的存储器，试画出该存储器的组成逻辑框图。【解】存储器容量为64K16 位，其地址线为16位(A15A0)，数据线也是16位(D15D0)；SRAM芯片容量为16K8位，其地址线为14位，数据线为8位。因此组成存储器时需字位同时扩展。字扩展采用2:4译码器，以16K为一个模块，共4个模块。位扩展采用两片并接。存储器的组成框图如图所示。,D15D0,D15D8,D7D0,【第七题】教材P.125题7,某机器中，已知配有一个地址空间为0000H3FFFH的ROM区域。现在再用一个RAM芯片(8K8)行程40K16位的RAM区域，起始地址为6000H。假设RAM芯片有CS和WE信号控制端。CPU的地址总线为A15A0，数据总线为D15D0，控制信号为R/W(读/写)，MREQ(访存)，要求：（1）画出地址译码方案。（2）将ROM与RAM同CPU连接。,解（1）：地址译码方案,CPU有16根地址线和16根数据线，因此整个内存空间为64K。ROM地址占低端16K空间，ROM共有14跟地址线。RAM所站空间为6000HDFFFH，共40K，用5组10片8K8的芯片组成。每个芯片有13根地址线。4000H5FFFH空着不用CPU地址线中的低13直接连接到RAM芯片，高3位连接到3：8译码器用以产生片选。低14位直接连接到ROM芯片。,64K,ROM16K,0000H,3FFFH,RAM1:8K,RAM2:8K,RAM3:8K,RAM4:8K,RAM5:8K,6000H,7FFFH,8000H,9FFFH,A000H,BFFFH,C000H,DFFFH,E000H,FFFFH,3：8译码器（74LS138）,Y0,Y7,Y1,Y2,Y3,Y4,Y5,Y6,A13,A14,A,B,C,A15,片选信号的产生,RAM1,A12A0,D15D0,ROM,A13,RAM1,RAM1,RAM1,RAM1,【第八题】设存储器容量为64M，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。,存储器周期T=100ns，数据总线宽度为64位，总线传送周期=50ns。求：顺序存储器和交叉存储器的带宽各是多少？,t,字,T,解：,带宽指单位时间内所传送的信息量（B/s或b/s）顺序存储与交叉存储连续读m个字的信息量为：q=m 64=8 64=512位顺序存储与交叉存储连续读m个字的时间分别为：顺序方式：t1=8 T=8 100=800ns交叉方式：t2=T+(m-1)=100+(8-1)50=450ns顺序存储与交叉存储的带宽分别为：顺序存储：w1=q/t1=512/(800 10-9)=640Mb/s 交叉存储：w2=q/t2=512/(450 10-9)=1138Mb/s,【第九题】CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。,命中率：h=Nc/(Nc+Nm)=2420/(2420+80)=96.8%Cache/主存系统的效率：r=tm/tc=240/40=6 e=1/(r+(1-r)h)=1/(6-5*0.968)=86.2%平均访问时间：ta=htc+(1-h)tm=0.96840+0.032 240=46.4ns,【第九题】CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。【解】,【第十题】某机器采用四体交叉存储器，今执行一段小循环程序，此程序放在存储器的连续地址单元中。假设每条指令的执行时间相等，而且不需要到存储器存取数据，请问在下面两种情况中（执行的指令数相等），程序执行的时间是否相等？（1）循环程序由6条指令组成，重复执行80次。（2）循环程序由8条指令组成，重复执行60次。,解：,T,1,2,3,4,5,6,1,2,t,字,7,8,指令存放情况：,指令读取情况：T=4,+2,（1）(T+5)+(80-1)(2+6)=T+(5+79*8)=T+637（2）T+(8*60-1)=T+479可见，第一种情况所花时间比第二种情况长。,【第11题】主存容量为4MB，虚存容量为1GB，则虚拟地址和物理地址各位多少位？如页面大小为4KB，则页表长度是多少？【解】因主存容量为4MB，则物理地址为 位，因虚存容量为1GB，则虚拟地址为 位，因页面大小为4KB，则虚存共可分为 个页面，因此，页表的长度为。,22,30,218,256K,【第12题】假设主存只有a，b，c三个页框，组成a进c出的FIFO队列，进程访问页面的序列是：0，1，2，4，2，3，0，2，1，3，2号。用列表法求采用LRU替换策略时的命中率。,主存页框,命中率=%,【第13题】如图所示为存储器的地址空间分布图(a)和地址译码电路(b)，在A组跨接端和B组跨接端之间分别进行接线。74LS139是 2:4译码器(A为高有效位），使能端G接地表示译码器处于正常译码状态。试：（1）求出ROM1、ROM2、RAM1和RAM2的容量（2）完成A组跨接端与B组跨接端内部的正确连接，以便使地址译码电路按图的要求正确寻址。（答案应注明几号端子与几号端子相连）,ROM1,ROM2,空,RAM1,RAM2,0000H,4000H,8000H,C000H,E000H,FFFFH,地址,存储映像,(a)地址空间,A,15,A,14,A,13,A,12,1,2,3,4,5,6,7,B,A,Y,0,Y,1,Y,2,Y,3,8,9,10,11,12,13,14,ROM1,ROM2,RAM1,RAM2,G,A组,跨接端子,74LS139,B组,跨接端子,(b)地址译码电路,芯片选择,【第14题】一个8K*8位的DRAM芯片，其内部结构排列成256*256形式，存取周期为0.5us,刷新周期为2ms。试问采用集中刷新、分散刷新及异步刷新三种方式的刷新间隔各为多少？,解:集中方式：刷新间隔为2ms，其中的死时间为0.5*256=128us。分散方式：将存取周期放大为1us。异步方式：刷新时间间隔=2000/256 7.8us,1计算机的存储系统是指。ARAM BROMC主存储器 Dcache，主存和外存存储器是计算机系统的记忆设备，它主要用来。A存放数据B存放程序C.存放数据和程序D存放微程序内存若为16兆(MB)，则表示其容量为 KBA16B.16384C1024D.16000,下列说法正确的是。A半导体RAM信息可读可写，且断电后仍能保持记忆B半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的C 静态RAM、动态RAM都后挥发性存储器，断电后存储的信息将消失DROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失,可编程的只读存储器。A.不一定可以改写B.一定可以改写C.定不可以改写D以上都不对组成2M8bit的内存，可以使用。A1M8bit进行位扩展B1M4bit进行字扩展C2M4bit进行位扩展D2M4bit进行字扩展,若RAM芯片的容量是2M8bit，则该芯片引脚中地址线和数据线的数目之和是。A21B29C18D不可估计若RAM中每个存储单元为16位，则下面所述正确的是。A地址线也是16位B地址线与16无关C地址线与16有关D地址线不得少于16位,若存储器中有1K个存储单元，采用双译码方式时要求译码输出线为。A1024B10C32D64 RAM芯片串联时可以。A增加存储器字长B增加存储单元数量C提高存储器的速度D降低存储器的平均价格,RAM芯片并联时可以A增加存储器字长B增加存储单元数量C提高存储器的速度D降低存储器的平均价格存储周期是指存储器。A读出时间B进行连续读和写操作所允许的最短时间间隔C写入时间D进行连续写操作所允许的最短时间间隔,某微型计算机系统，若操作系统保存在软盘上，其内存储器应该采用。ARAMBROMCRAM和ROMDCCP和外存储器相比，内存储器的特点是*A容量大，速度快，成本低B容量大，速度慢，成本高C容量小，速度快，成本高D容量小，速度快，成本低,下面所述不正确的是。A随机存储器可按地址随时存取信息，掉电后信息丢失B访问随机存储器时；访问时间与单元的物理位置无关C内存储器中存储的信息均是不可改变的D随机存储器和只读存储器可以统一编址下列元件中存取速度最快的是。ACache B寄存器 C内存D外存,640KB的内存容量为。A640000字节B64000字节C655360字节D32000字节若一台计算机的字长为4个字节，则表明该机器。A能处理的数值最大为4位十进制数B能处理的数值最多由4位二进制数组成C在CPU中能够作为一个整体加以处理的二进制代码为32位D在CPU中运算的结果最大为232。,