DSP存储器接口电路讲座.ppt

DSP存储器接口电路设计,深圳大学机电与控制工程学院杜建铭,存储器接口电路设计概述,DSP存储器接口电路设计是DSP系统设计的重要内容，其主要包括RAM和ROM。RAM又分为SRAM和DRAM等。首先让我们简单回顾一下ADSP 21160M处理器存储器的空间划分情况,存储器接口电路设计概述,ADSP 21160M处理器存储器的空间是由那三部分组成的？,存储器接口电路设计概述,ADSP 21160M处理器存储器的空间是由:1.内部存储空间：SRAM+存储器映射寄存器；2.多处理器存储空间：多片DSP系统中，与其他DSP相对应的内部存储器空间；3.外部存储空间：是与DSP相连接的片外存储器和存储器映射的I/O设备对应的存储空间；,ADSP 21160外部存储空间,ADSP 21160外部存储空间的开始地址？有分组区的各个区间受哪几个引脚控制？这几个引脚控制所控制的块大小通过哪个寄存器控制？计算各块大小的公式是什么？各块大小是否相等？,ADSP21160外部存储器接口信号表1,ADSP21160外部存储器接口信号表2,美国ADI公司的网址ADSP21160芯片的参考文献,/processors/sharc/ADSP21160 SHARC DSP Hardware Reference.Analog Devices Inc.ADSP21160 SHARC DSP Instruction Set Reference.Analog Devices Inc.ADSP-21160M SHARC DSP Data SheetVisualDSP+Release 4.5 for the SHARC,1.EPROM接口的设计,ROM主要分为EPROM，FLASH ROM等，上述ROM主要是用于程序加载。DSP内部通常只有RAM没有ROM，因此不能将应用程序和数据直接存放在DSP内部，这就需要我们进行外接EPROM。,EPROM接口的设计,在系统上电时，需通过加载操作将应用程序载入到DSP内部执行,在系统上电时加载,1.1 EPROM的选择,EPROM的衡量指标通常是速度和容量 以下以Tiger SHARC公布的资料为例：在EPROM加载程序时，每16个核时钟读一个字节，如果DSP工作于250MHz，那么读一个字节的周期是64ns，这就要求DSP所接EPROM的访问速度应快于64ns。容量则根据具体设计任务要求选取,1.2 EPROM接口设计举例,刘书明书上给出了一个ADSP21与AM27C080接口设计的一个例子，该EPROM芯片是Atmel公司生产的一种紫外线擦除、可编程的只读存储器，采用CMOS工艺生产，存储容量为1Mbit，采用单一的5V电源供电，三态输出与TTL电平兼容，双列直插封装。从下一页的图中可以看出其主要控制信号有：,这里要提醒的是：DSP这8位数据线的选择要根据所采用的DSP型号的不同而不同，比如说如果采用ADSP21160M，用的是D3932,AM27C080与DSP接口连接,ADDR0-19,DATA16-23,EPROM接口中/BMS、EBOOT和LBOOT引脚的连接,在VisualDSP中EPROM加载的设置方法,工程选项中的LOAD标签设置图,2.DSP与双口RAM接口设计,在工业控制领域常常采用上、下级结构的控制系统，如在开放式数控系统中采用工业PC作为上层管理、控制机，而用以DSP为核心的运动控制器作为下级机实现实时的插补和运动规划，完成闭环或半闭环控制。由于上下级机之间要实时交换大量的数据，此时采用双端口RAM作为作为中介是最合适的选择。,上、下级结构的控制系统,双端口RAM典型结构图,IDT7024双端口静态RAM简介,IDT7024是IDT公司研制的高速4K16位字双端口静态RAM，PGA84封装形式，其典型功耗为750 mw，最大存取时间为：军用2025355570 ns;工业级55 ns；商业级151720253555ns。双口RAM的核心是存储器阵列，其左右两边各自有独立的总线和控制信号，即使两个系统间有较大的数据吞吐率差异，也能很好地适配，因而可被两个外部端口共用。位于两端的处理器通过共享存储器阵列实现处理器之问的数据交换。,DSP和PC机与IDT7024进行接口举例,DSP和PC机与IDT7024进行接口举例,ADSP21160外部口数据字对齐方式,ADSP21160和双口RAM之间的接线图,74LVC245功能表,总 结,讲解ADSP21160存储器外部接口信号。给出ADI公司网站和相关参考文献的名称。详细介绍ADSP系列处理器与EPROM的接口电路设计方法，以及在Visual DSP+集成开发环境下进行EPROM加载映像文件的制作时如何设置工程选项。详细介绍DSP和双端口RAM的接口电路设计方法并举例。,