CMOS漏极开路门和三态门电路.ppt

CMOS漏极开路门和三态门电路,CMOS漏极开路门和三态门电路,1、CMOS漏极开路门电路,（1）漏极开路门电路的结构和符号,线与：将两个门的输出端并联以实现与逻辑的功能。观察如下的实现电路：,由图可见：电流很大,器件会损坏;且无法确定输出是高还是低电平。解决此问题可采用漏极开路（OD）门代之。,漏极开路(OD)的与非门电路,OD与非门的输出级,逻辑符号,线与的逻辑电路图,为了实现线与功能,可将多个门电路输出管的漏极与电源之间加一个公共的上拉电阻。,(2)上拉电阻对OD门动态性能的影响,逻辑电路图,1.5K,高电平低电平,低电平高电平,OD门输出高电平低电平：放电时间常数10ns,OD门输出由低电平高电平：充电时间常数为150ns，上升时间很长，工作速度快时，应避免用以驱动大电容负载。,(3)上拉电阻计算,RP(min)的确定：,只有一个OD门导通情况,IOL(max)驱动器件IOL最大值,VOL(max)驱动器件VOL最大值,IIL(total)接到上拉电阻下端的全部灌电流负载的IIL总值。,RP(max)的确定：,所有OD输出为高电平时,IOZ(total)全部驱动门输出高电平时的漏电流总和；,VOH(min)驱动器件VOH最小值；,IIH(total)全部负载门输入端为高电平时的输入电流总和；,实际上，若要求速度快，RP的值就取近RP(min)的标准值，若要求功耗小，RP的值就取近RP(max)的标准值。,设3个漏极开路CMOS与非门74HC03作线与连接，驱动1个TTL反相器74LS04和一个3输入与非门74LS10，试确定一个上拉电阻RP，已知VDD=5V,IOZ=5A。,解：查附录A，得相关参数如下：CMOS参数,VOL（max）=0.33V;VOH（min）=3.84V;IOL（max）=4mA;,（1）IIL（total）=2 0.4=0.8mA,IIH（total）=4 0.02=0.08mA;IOZ（total）=3 5=15 A,RP在1.46k 12.21k间，可选择标准值为2k的电阻。,TTL门参数：IIL=0.4mA;IIH（min）=0.02mA;,(2),OD门的应用例子：（a）只要驱动门的IOL（max）大于发光二极管的额定电流即可。（b）VO可提高到近12V;,2、三态（TSL）输出门电路,三态输出门电路除有高、低电平输出外，还有高阻输出状态，称高阻态，或禁止态。,A为输入端，L为输出端，EN为控制端（使能端）。,（2）符号,（1）电路,2、三态（TSL）输出门电路,EN=1时，若A=0,EN=0时，,则B=1，C=1,TN导通，TP截止，L=0；,若A=1,则B=0，C=0,TN截止，TP导通，L=1。,总有B=1，C=0,（3）工作原理,（4）三态输出门的真值表,（5）三态输出门的应用,三态输出门电路主要用于总线传输，如右图计算机或微机系统的连接，可按一定顺序将信号分时送到总线上传输。,七、CMOS传输门（TG）,1、电路结构,2、符号,3、结论,4、作为模拟开关的工作原理：,用于模拟电路时，C接低电平-5V，TN栅压为-5V，TP栅压为+5V，当VI在（-5+5）V范围时，TN、TP均不导通开关是断开的。VT2V,C接高电平+5V，TN栅压为+5V，当VI在（-5+3）V范围时TN导通；TP栅压为-5V，当VI在（-3+5）V范围时TP导通；当VI在（-3+3）V范围时TN、TP均导通开关是闭合的。,4、在数字电路中应用的工作原理：,用于数字电路时，C接低电平0V，TN栅压为0V，TP栅压为+5V，当VI在（0+5）V范围时，TN、TP均不导通开关是断开的。,C接高电平+5V，TN栅压为+5V，当VI在（0+3）V范围时TN导通；TP栅压为0V，当VI在(+2+5)V范围时TP导通；当VI在（0+5）V范围时TN、TP至少有一个导通开关是闭合的。,VT2V,用CMOS传输门构成的2选1数据选择器如图所示。当控制端C=0时，输入端X的信号被传到输出端，L=X。而当C=1时，L=Y。,八、CMOS逻辑门电路的技术参数,CMOS门电路的各系列的性能比较,13.0,1.0,13,74HCT系列,0.00037.5,2.9,74BCT系列(BiCMOS),15,75,DP/pJ,1.5,1,PD/mW,10,75,tpd/ns,74HC系列,4000B系列,类型参数,0.0008722,功耗是信号频率为1MHz时的值,