(第15讲)第7章-存储系统.ppt

第7章 存储系统,第7章 存储系统,7.1 存储系统组成7.1.1 层次结构7.1.2 高速缓存7.1.3 技术指标7.2 半导体存储器7.2.1 读写存储器7.2.2 只读存储器7.3 存储器地址译码7.4 个人微机主存空间分配,7.1 存储系统组成,7.1.1 层次结构7.1.2 高速缓存7.1.3 技术指标,微型计算机的存储器,存储器,e盘（基于USB接口的电子盘等）,用于存放当前正在运行的程序和正待处理数据。(CPU内部cache、主板上的内存。造价高，速度快，存储容量小),内存：半导体存储器（RAM+ROM）,磁盘 软盘 硬盘,光盘：CD、DVD,磁光盘MO：高密度、大容量、快速、“无限次”擦写、寿命长、可靠性高、抗干扰强、性价比高,外存,存放暂不运行的程序和输入处理的数据。(主机箱内或主机箱外。造价低，容量大，可长期保存，但速度慢),层次结构,存储访问的局部性原理,虚拟存储器,高速缓存Cache,高速命中(Hit)高速缺失(Miss)命中率（Hit Rate）高速命中的概率,Cache结构,主存以字（字节）为寻址单位,7.1.3 技术指标,半导体存储器芯片的存储容量一个存储器芯片能存储的二进制信息量存储器芯片容量=存储单元数 每单元的数据位数=2M NM：芯片的地址线根数N：芯片的数据线根数存取速度存取时间、存取周期,例1.指出存储芯片的地址线条数(M)和数据线条数(N)5124 1K4 2K1 8K8,9 4,10 4,11 1,13 8,容量 M N,例2.(1)6264容量为：8KB=8K 8bit(2)6116容量为：2KB=2K 8bit(3)某芯片有 2048个 存储单元，每个单元存放 8位 二进制数，则其容量为：2048 8位=2K 8bit或写为：2048 8bit 简称为：2K 字节 或 16K 位。,1字节=1B=8 bit1KB=210B=1024B1MB=210KB=1024KB1GB=210MB=1024MB1TB=210GB=1024GB,半导体存储器的结构,存储器的结构框图,片选和读写控制逻辑,片选端CS*或CE*有效时，可以对该芯片进行读写操作输出OE*读控制线控制读操作有效时，芯片内数据输出写WE*写控制线控制写操作有效时，数据进入芯片中,地址译码电路,译码器为10:1024译码输出线 2101024根引线太多，制造困难,单译码,双译码,有行、列两个5:32译码器每个有10/2个输入，210/2个输出，共输出 210/2210/2=210=1024个状态输出线只有2(210/2)根，大大减少引线,双译码可简化芯片设计(是主要采用的译码结构),7.2 半导体存储器,7.2.1 读写存储器 RAM,静态RAMSRAM 2114(1)SRAM 6264,动态RAMDRAM 4116(2)DRAM 2164,(1)SRAM 6264,存储容量为8K828个引脚13根地址线A12A08根数据线D7D0片选CS1*、CS2读写WE*、OE*,SRAM 6264的引脚功能,(2)DRAM 2164,16个引脚8根地址线A7A01根数据输入线DIN1根数据输出线DOUT读写控制WE*行地址选通RAS*列地址选通CAS*存储容量为64K1=2828 1,(3)高性能DRAM,FPM DRAM（快页方式DRAM）同一行的传送仅改变列地址,页内访问速度加快EDO DRAM（扩展数据输出DRAM）数据输出有效时间加长（扩展）SDRAM（同步DRAM）公共的系统时钟，没有等待状态支持猝发传送，内部采用交叉存储DDR DRAM（双速率DRAM）同步时钟前沿和后沿各进行一次数据传送RDRAM（Rambus DRAM）Rambus公司专利技术，全新设计,7.2.2 只读存储器 ROM,MROM（掩膜ROM）OTP-ROM（一次性编程ROM）EPROM（可擦除可编程ROM）EEPROM（电擦除可编程ROM）Flash Memory（闪速存储器）,EPROMEPROM 2716(1)EPROM 2764,EEPROMEEPROM 2817A(2)EEPROM 2864A,(1)EPROM 2764,存储容量64K位存储结构8K813个地址线A12A08个数据线O7O0控制信号片选CE*输出OE*编程控制PGM*编程电源Vpp,(2)EEPROM 2864A,28个引脚13根地址线A12A08根数据线I/O7I/O0片选CE*读写OE*、WE*存储容量为8K8,EEPROM 2864A的引脚功能,7.3 存储器地址译码存储器的连接与扩展,1.存储器容量扩展2.存储器与CPU的连接3.存储器片选控制方法4.8086的16位存储结构,1.存储器容量扩展,(1)位扩展(2)字扩展(3)字位扩展,(1)位扩展 加大字长(共用地址线),例.用8个16K1bit芯片组成16K8bit的存储器,多片存储器的地址、片选、读/写端相应并联；数据端单独引出。,(2)字扩展 扩大地址(共用数据线),例.用4个16K4bit芯片组成64K4bit的存储器,译码和译码器,译码将某个特定的“编码输入”翻译为唯一“有效输出”的过程译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器常用的2:4译码器：74LS139常用的3:8译码器：74LS138常用的4:16译码器：74LS154,例.门电路译码,138译码器,例.138译码器,Y0*译码输出有效E3E2*E1*100A19A18A17111CBA000A16A15A14000。结论：A19A14111000地址范围：E0000HE3FFFH存储容量：16KB,(3)字位扩展,例.一个由2114（1K4bit）芯片组成的存储器（容量为4K8bit）与CPU的连接方式。,扩展芯片数量计算,已知单片容量 nm，要求存储容量为 NM 组成一个芯片组 nM，需芯片数为 M/m；组成 NM 容量存储器，需芯片组数为 N/n；则，所需芯片总数：（M/m）（N/n）,例1.扩展芯片数量计算,1.现有10241bit 静态RAM芯片，欲组成64K8bit 存储容量的存储器，试求需要多少片RAM芯片？多少芯片组？答案：512片 64组,2.设有一个具有14位地址和8位字长的存储器，问：该存储器能存储多少位的信息？如果存储器由2114（1K4bit）的静态RAM芯片组成，需多少芯片？答案：128K bit 1K4 1K8 16K8（8/4）（16K/1K）=216=32（片）,2.存储器与CPU的连接,例.6264芯片与系统的连接,3.存储器片选控制方法,(1)线选法(2)全译码法(3)局部译码法,(1)线选法,线选法除将低位地址直接接片内地址，将余下的高位地址线，分别作为各个存储器芯片的片选控制信号。,RAM2KB,RAM2KB,RAM2KB,CS,CS,CS,CS,CS,A11A12A13A14A15,D0-D7,A0-A10,数据总线,地址总线,（3）,（4）,（5）,RAM2KB,RAM2KB,（1）,（2）,片内译码,A10A0,存储芯片,A15 A14 A13 A 12 A11 A10-A0 地 址范围,0 1 1 1 1 0 0 7800H,0 1 1 1 1 1 1 7FFFH,1 0 1 1 1 0 0 B800H,1 0 1 1 1 1 1 BFFFH,1 1 0 1 1 0 0 D800H,1 1 0 1 1 1 1 DFFFH,1 1 1 0 1 0 0 E800H,1 1 1 0 1 1 1 EFFFH,1 1 1 1 0 0 0 F000H,1 1 1 1 0 1 1 F7FFH,存储器5地址范围,存储器4地址范围,存储器3地址范围,存储器2地址范围,存储器1地址范围,片内译码,线选法的特点,优点连接简单，无需译码电路缺点地址不连续使可寻址的地址范围减少，浪费地址空间,(2)全译码法,低位地址总线直接连至各芯片的地址线，余下的高位地址全部译码，译码的输出作为各芯片的片选信号。,4KB(1),4KB(2),4KB(16),译码器,CS,CS,CS,Y0,Y1,Y15,A0-A11,地址总线,数据总线,D0-D7,A15-A12,.,.,译码器,A15 A14 A13 A12 A11 A10-A0 地 址范围,0 0 0 0 0 0 0 Y1 0000H-0FFFH,0 0 0 1 0 0 0 Y2 1000H-1FFFH,0 0 1 0 0 0 0 Y3 2000H-2FFFH,1 1 0 1 0 0 0 Y14 D000H-DFFFH,1 1 1 0 0 0 0 Y15 E000H-EFFFH,1 1 1 1 0 0 0 Y16 F000H-FFFFH,存储器1地址范围,存储器2地址范围,存储器3地址范围,存储器14地址范围,存储器15地址范围,存储器16地址范围,全译码的特点,优点每个存储单元的地址都是唯一的，不重复缺点译码电路复杂，连线较多,(3)局部译码法,线选法地址线不够，而又不需全部存储空间的寻址能力时介于全译码和线选法之间,2KB(1),2KB(2),2KB(8),译码器,CS,CS,CS,Y0,Y1,Y7,A0-A10,地址总线,数据总线,D0-D7,A15-A11,中任意三根,.,.,例1.,存储器 6264 8KB 芯片工作在 F0000HF1FFFH内存空间，画出和系统的连线图(全译码法)。,6264地址线：A0-A12数据线：D0-D7WE*OE*CS2 接+5V电源CS1 高位地址译码,系统总线：地址线：A0-A12数据线：D0-D7WR*RD*,全地址译码方式,例2.,存储器6264 8KB 芯片工作在80000H81FFFH内存空间，画出和系统的连线图,全地址译码方式,线选法,例2.(续),例2.(续),局部地址译码方式,下图中A18不参与译码，故6264的地址范围为：,38000H39FFFH78000H79FFFH,例8.,存储芯片与CPU的配合,CPU的总线负载能力存储芯片与CPU总线时序的配合,4.8086的16位存储结构,16位微机系统的内存组织,存储体的连接,BHE*/S7（Byte High Enable/Status）高字节允许/状态分时复用三态输出访问存储器低电平传送高字节数据高电平不传送高字节数据状态信号,对准字、非对准字,地址对齐（Align）,8086存储器按16位数据宽度组织支持数据访问8位16位对准字地址对齐偶地址开始的访问，可以一次完成非对准字奇地址开始的访问，需要两次操作,补充：32位微机系统的内存组织,补充：32位微机系统的内存组织(续),7.4 个人微机主存空间分配,ROM复制和影子主存,ROM复制系统ROM区的BIOS等程序8086/8088在F0000HFFFFFH80286在FF0000HFFFFFFHIA-32微处理器在FFFFFFF0HFFFFFFFFH影子主存用作ROM-BIOS的只读的RAM区域启动后ROM-BIOS映射到RAM因为ROM芯片的读写速度比RAM芯片慢,小结,掌握ROM/RAM存储器的特点存储器扩展方法存储器地址译码方法作业7.3,