数字电子技术加英文注释.ppt

,第2章 逻辑门电路,2.1 概述2.2 半导体二极管和三极管的 开关特性2.3 最简单的与、或、非门电路2.4 TTL 集成逻辑门电路2.5 CMOS 集成逻辑门电路2.6 集成逻辑门的应用2.7 本章小结,Logic Gates,2.1 概 述,主要要求：,了解逻辑门电路的作用和常用类型。,理解高电平信号和低电平信号的含义。,2.1 概述,门电路是用以实现逻辑关系的电子电路。,正逻辑：用高电平表示逻辑1，用低电平表示逻辑0负逻辑：用低电平表示逻辑1，用高电平表示逻辑0 在数字系统的逻辑设计中，若采用NPN晶体管和NMOS管，电源电压是正值，一般采用正逻辑。若采用的是PNP管和PMOS管，电源电压为负值，则采用负逻辑比较方便。今后除非特别说明，一律采用正逻辑。,2.1 概述,一、正逻辑与负逻辑,VI控制开关S的断、通情况。S断开，VO为高电平；S接通，VO为低电平。,2.1 概述,二、逻辑电平,实际开关为晶体二极管、三极管以及场效应管等电子器件,Logic Levels,The voltages used to represent a 1 and a 0 are called logic levels.,逻辑电平,高电平UH：输入高电平UIH输出高电平UOH低电平UL：输入低电平UIL输出低电平UOL逻辑“0”和逻辑“1”对应的电压范围宽，因此在数字电路中，对电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低。,2.1 概述,5V,0V,0.8V,2V,TTL:HIGH 2-5V and LOW 0-0.8V.,This figure illustrates the general range of LOWs and HIGHs for a digital circuit.,Logic level for typical CMOS logic circuits,主要要求：,理解二极管、三极管的开关特性。,掌握二极管、三极管开关工作的条件。,2.2二极管和三极管的开关特性,一、二极管伏安特性,2.2 半导体二极管和三极管的开关特性,门坎电压Uth,反向击穿电压,二极管的单向导电性：外加正向电压（Uth），二极管导通，导通压降约为0.7V；外加反向电压，二极管截止。,2.2.1 半导体二极管的开关特性,利用二极管的单向导电性，相当于一个受外加电压极性控制的开关。,当uI=UIL时，D导通，uO=0.7=UOL 开关闭合,二、二极管开关特性,2.2 半导体二极管和三极管的开关特性,假定：UIH=VCC，UIL=0,当uI=UIH时，D截止，uo=VCC=UOH 开关断开,2.2 半导体二极管和三极管的开关特性,一、双极型三极管结构,2.2.2 双极型三极管的开关特性,因有电子和空穴两种载流子参与导电过程，故称为双极型三极管。,2.2 半导体二极管和三极管的开关特性,二、双极型三极管输入特性,双极型三极管的应用中，通常是通过b,e间的电流iB控制c,e间的电流iC实现其电路功能的。因此，以b,e间的回路作为输入回路，c,e间的回路作为输出回路。,输入回路实质是一个PN结，其输入特性基本等同于二极管的伏安特性。,2.2 半导体二极管和三极管的开关特性,三、双极型三极管输出特性,放大区：发射结正偏，集电结反偏；ubeuT，ubcVT，ubcVT；深度饱和状态下，饱和压降UCEs 约为0.2V。,2.2 半导体二极管和三极管的开关特性,四、双极型三极管开关特性,利用三极管的饱和与截止两种状态，合理选择电路参数，可产生类似于开关的闭合和断开的效果，用于输出高、低电平，即开关工作状态。,当uI=UIL时，三极管截止，uO=Vcc=UOH 开关断开,假定：UIH=VCC，UIL=0,当uI=UIH时，三极管深度饱和，uo=UCES=UOL 开关闭合,MOS管是金属氧化物半导体场效应管的简称。（Metal-Oxide-Semiconductor Field-Effect Transistor）由于只有多数载流子参与导电，故也称为单极型三极管。,2.2 半导体二极管和三极管的开关特性,一、MOS管结构,2.2.3 MOS管的开关特性,NMOS管电路符号,PMOS管电路符号,2.2 半导体二极管和三极管的开关特性,二、MOS管开关特性,NMOS管的基本开关电路,当uI=UIL时，MOS管截止，uO=VDD=UOH 开关断开,当uI=UIH时，MOS管导通，uo=0=UOL 开关闭合,选择合适的电路参数，则可以保证,2.3 最简单的与、或、非门电路,一、二极管与门,Y=AB,Implement AND-gate with diodes,二、二极管或门,Y=A+B,2.3 最简单的与、或、非门电路,Implement OR-gate with diodes,三、三极管非门,输入为低，输出为高；输入为高，输出为低。,利用二极管的压降为0.7V，保证输入电压在1V以下时，开关电路可靠地截止。,2.3 最简单的与、或、非门电路,Implement inverter with BJT,主要要求：,了解 TTL 非门的组成和工作原理。,了解 TTL 集成逻辑门的主要参数和使用常识。,2.4TTL 集成逻辑门,掌握集电极开路门和三态门的逻辑功能和应用。,掌握 TTL 基本门的逻辑功能和主要外特性。,(Transistor-Transistor-Logic),2.4 TTL集成门电路,TTL非门典型电路,一、74系列门电路,推拉式输出级作用：降低功耗，提高带负载能力,TTL inverter Logic circuit,TTL与非门典型电路,区别：T1改为多发射极三极管。,2.4 TTL集成门电路,TTL NAND-gate,TTL或非门典型电路,区别：有各自的输入级和倒相级，并联使用共同的输出级。,2.4 TTL集成门电路,TTL NOR-gate,二、74S系列门电路,74S系列又称肖特基系列。采用了抗饱和三极管，或称肖特基晶体管，是由普通的双极型三极管和肖特基势垒二极管SBD组合而成。SBD的正向压降约为0.3V，使晶体管不会进入深度饱和，其Ube限制在0.3V左右，从而缩短存储时间，提高了开关速度。,抗饱和三极管,2.4 TTL集成门电路,三、TTL系列门电路,74：标准系列；,74H：高速系列；,74S：肖特基系列；,74LS：低功耗肖特基系列；74LS系列成为功耗延迟积较小的系列。74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。,性能比较好的门电路应该是工作速度既快，功耗又小的门电路。因此，通常用功耗和传输延迟时间的乘积(简称功耗延迟积)来评价门电路性能的优劣。功耗延迟积越小，门电路的综合性能就越好。,74AS：先进肖特基系列；,74ALS：先进低功耗肖特基系列。,2.4 TTL集成门电路,74LS系列常用芯片,2.4 TTL集成门电路,与门,或门,异或门,2.4 TTL集成门电路,四、TTL门电路的重要参数,1.电压传输特性：输出电压跟随输入电压变化的关系曲线。,测试电路,低电平输入电压UIL，max0.8V高电平输入电压UIH，min2V低电平输出电压UOL，max0.5V高电平输出电压UOH，min2.7V,74LS系列门电路标准规定：,2.4 TTL集成门电路,截止区,线性区,转折区,饱和区,实际应用中，由于外界干扰、电源波动等原因，可能使输入电平UI偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限。,2.输入噪声容限,高电平噪声容限是指高电平（逻辑1）所对应的电压范围，用UNH表示：,低电平噪声容限是指低电平（逻辑0）所对应的电压范围，用UNL表示：,UNL=UIL,maxUIL,UNH=UIHUIH,min,2.4 TTL集成门电路,UOH,min,UIH,min,UNH,UIL,max,UOL,max,UNL,输入低电平噪声容限：UNL=UIL,maxUOL,max输入高电平噪声容限：UNH=UOH,minUIH,min,74LS系列门电路前后级联时的输入噪声容限为：,UNL=0.8V0.5V=0.3VUNH=2.7V2.0V=0.7V,5V,2.7V,0.5V,0V,5V,2V,0.8V,0V,2.4 TTL集成门电路,3.扇出系数,扇出系数N是指门电路能够驱动同类门的数量。,要求：前级门在输出高、低电平时，要满足其输出电流IOH和IOL均大于或等于N个后级门的输入电流的总和。,计算：输出为高电平时，可以驱动同类门的数目N1；输出为低电平时，可以驱动同类门的数目N2；扇出系数min（N1，N2）。,低电平输入电流IIL，max-0.4mA高电平输入电流IIH，max20A低电平输出电流IOL，max8mA高电平输出电流IOH，max-0.4mA,74LS系列门电路标准规定：,2.4 TTL集成门电路,fan-out,例：如图，试计算74LS系列非门电路G1最多可驱动多少个同类门电路。,解：G1输出为低电平时，可以驱动N1个同类门；,应满足 IOL N1|IIL|,G1输出为高电平时，可以驱动N2个同类门；,Nmin（N1,N2）20,N1 IOL/|IIL|8mA/0.4mA 20,应满足|IOH|N2 IIH,N2|IOH|/IIH 0.4mA/20A 20,2.4 TTL集成门电路,五、集电极开路的门电路（OC门）,“线与”,推拉式输出级并联,1.“线与”的概念,2.4 TTL集成门电路,Open-collector gate,Line AND,普通的TTL门电路不能将输出端直接并联，进行线与。解决这个问题的方法就是把输出极改为集电极开路的三极管结构。,OC门电路在工作时需外接上拉电阻和电源。只要电阻的阻值和电源电压的数值选择得当，就可保证输出的高、低电平符合要求，输出三极管的负载电流又不至于过大。,2.OC门的电路结构和逻辑符号,2.4 TTL集成门电路,3.OC门的“线与”功能,2.4 TTL集成门电路,Line AND(线与）,Line AND,当n个前级门输出均为高电平，即所有OC门同时截止时，为保证输出的高电平不低于规定的UOH，min值，上拉电阻不能过大，其最大值计算公式：,4.外接上拉电阻RU的计算方法,2.4 TTL集成门电路,当n个前级门中有一个输出为低电平，即所有OC门中只有一个导通时，全部负载电流都流入导通的那个 OC门，为确保流入导通OC门的电流不至于超过最大允许的IOL，max值，RU值不可太小，其最小值计算公式：,2.4 TTL集成门电路,5.OC门的应用,实现线与。可以简化电路，节省器件。,实现电平转换。如图所示，可使输出高电平变为10V。,用做驱动器。如图是用来驱动发光二极管的电路。,2.4 TTL集成门电路,六、三态输出门电路（TS门）,1.三态门的电路结构和逻辑符号,输出有三种状态：高电平、低电平、高阻态。,控制端或使能端,2.4 TTL集成门电路,Tri-state gate(TS,三态门),高电平有效,低电平有效,两种控制模式：,2.4 TTL集成门电路,EN is active-LOW,EN is active-HIGH,2.三态门的应用,数据总线结构 只要控制各个门的EN端轮流为1，且任何时刻仅有一个为1，就可以实现各个门分时地向总线传输。,实现数据双向传输 EN=1，G1工作，G2高阻，A经G1反相送至总线；EN=0，G1高阻，G2工作，总线数据经G2反相从Y端送出。,2.4 TTL集成门电路,七、TTL门电路多余输入端的处理,1.与非门的处理,“1”,悬空,2.或非门、与或非门的处理,“0”,2.4 TTL集成门电路,（1）CMOS电路的工作速度比TTL电路的低。（2）CMOS带负载的能力比TTL电路强。（3）CMOS电路的电源电压允许范围较大，约在318V，抗干扰能力比TTL电路强。（4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个W，中规模集成电路的功耗也不会超过100W。（5）CMOS集成电路的集成度比TTL电路高。（6）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。,2.5 CMOS集成门电路,CMOS电路的特点：,常用CMOS逻辑门器件系列：4000系列；74HC系列高速CMOS系列。,一、MOS管的开关特性,输入低电平，NMOS管截止；输入高电平，NMOS管导通。,输入低电平，PMOS管导通；输入高电平，PMOS管截止。,2.5 CMOS集成门电路,二、CMOS非门,2.5 CMOS集成门电路,CMOS非门电压传输特性,CMOS非门电流传输特性,CMOS反相器的传输特性接近理想开关特性，因而其噪声容限大，抗干扰能力强。,2.5 CMOS集成门电路,三、CMOS与非门（P并N串）,2.5 CMOS集成门电路,四、CMOS或非门（P串N并）,2.5 CMOS集成门电路,输出的高低电平受输入端数目的影响 输入端数目越多，串联的驱动管数目也越多，输出的低电平越高；当输入全部为低电平时，输入端越多，负载管并联的数目越多，输出高电平也会更高些。输入端工作状态不同时对电压传输特性也有一定影响。为了克服这些缺点，在目前生产的CC4000系列和74HC系列CMOS电路中均采用带缓冲级的结构，就是在门电路的每个输入端、输出端各增设一级反相器。加进的这些具有标准参数的反相器称为缓冲器。,注意,加入缓冲器以后，电路的逻辑功能发生了变化。,带缓冲级的门电路的输出电阻、输出的高、低电平以及电压传输特性将不受输入状态的影响。,带缓冲级的CMOS与非门电路,带缓冲级的CMOS或非门电路,特点：需外接上拉电阻。应用：与OC门类似，输出端可以并接，实现“线与”功能；实现电平转换。可以带大电流的负载。,五、漏极开路的CMOS门电路（OD）,2.5 CMOS集成门电路,六、CMOS传输门和双向模拟开关,C0、，TN和TP截止，相当于开关断开。C1、，TN和TP导通，相当于开关接通，uoui。,由于T1、T2管的结构形式是对称的，即漏极和源极可互易使用，因而CMOS传输门属于双向器件，它的输入端和输出端也可互易使用。,2.5 CMOS集成门电路,COMS传输门与前面所讲的推拉式输出的门电路、OC门、三态门的区别：推拉式输出的门电路、OC门、三态门只能用来传输0、1 信号，而传输门可以传输0VDD之间的任何信号。,传输门是一个理想的双向开关，可传输模拟信号，也可传输数字信号。,TG 即 Transmission Gate 的缩写,CMOS 传输门,CMOS双向模拟开关的电路结构和符号,七、CMOS三态输出门,电路的输出有高阻态、高电平和低电平3种状态，是一种三态门。,时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现为高阻态。时，TP2、TN2均导通，TP1、TN1构成反相器。,1.CMOS三态门之一,2.5 CMOS集成门电路,时，TG截止，输出端呈现高阻态。时，TG导通，。,2.CMOS三态门之二,2.5 CMOS集成门电路,2.6 集成逻辑门的应用,主要要求：,了解 TTL 和 CMOS 电路的主要差异。,了解集成门电路的选用和应用。,一、CMOS 门电路比 TTL 的主要特点,注意：CMOS 电路的扇出系数大是由于其负载门的输入阻抗很高，所需驱动功率极小，并非 CMOS 电路的驱动能力比 TTL 强。实际上 CMOS4000 系列驱动能力远小于 TTL，HCMOS 驱动能力与 TTL 相近。,二、集成逻辑门电路的选用,若要求功耗低、抗干扰能力强，则应选用 CMOS 电路。其中 CMOS4000 系列一般用于工作频率 1 MHz 以下、驱动能力要求不高的场合；HCMOS 常用于工作频率 20 MHz 以下、要求较强驱动能力的场合。,若对功耗和抗干扰能力要求一般，可选用 TTL 电路。目前多用 74LS 系列，它的功耗较小，工作频率一般可用至 20 MHz；如工作频率较高，可选用 CT74ALS 系列，其工作频率一般可至 50 MHz。,集成门的选用要点,(1)实际使用中的最高工作频率 fm 应不大于逻辑门最高工作 频率 fmax 的一半。,实物图片,双列直插 14 引脚四 2 输入与非门,TTL 集成门的类型很多,那么如何识别它们?各类型之间有何异同?如何选用合适的门?,三、TTL 集成门应用要点,1.各系列 TTL 集成门的比较与选用,用于民品,用于军品,具有完全相同的电路结构和电气性能参数，但 CT54 系列更适合在温度条件恶劣、供电电源变化大的环境中工作。,按工作温度和电源允许变化范围不同分为,2.TTL 集成逻辑门的使用要点,(1)电源电压用+5 V，,74 系列应满足 5 V 5%。,(2)输出端的连接,普通 TTL 门输出端不允许直接并联使用。,三态输出门的输出端可并联使用，但同一时刻只能有一个门工作，其他门输出处于高阻状态。,集电极开路门输出端可并联使用，但公共输出端和电源 VCC 之间应接负载电阻 RL。,输出端不允许直接接电源 VCC 或直接接地。输出电流应小于产品手册上规定的最大值。,3.多余输入端的处理,与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。,If the input is no-connection,it is the same function as input-HIGH.(悬空相当于高电平),接 VCC,通过 1 10 k 电阻接 VCC,与有用输入端并接,TTL 电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。,或门和或非门的多余输入端接逻辑 0或者与有用输入端并接,解：,OC 门输出端需外接上拉电阻,5.1k,510,RC,RI ROFF，相应输入端为低电平。,RI RON，相应输入端为高电平。,Y=1,Y=0,四、CMOS 数字集成电路应用要点,民品,军品,VDD=2 6 V,T 表示与 TTL 兼容VDD=4.5 5.5 V,1.注意不同系列 CMOS 电路允许的电源电压范围不同，一般多用+5 V。电源电压越高，抗干扰能力也越强。,CMOS 集成逻辑门使用要点,2.闲置输入端的处理,不允许悬空。,可与使用输入端并联使用。但这样会增大输入电容，使速度下降，因此工作频率高时不宜这样用。,与门和与非门的闲置输入端可接正电源或高电平；或门和或非门的闲置输入端可接地或低电平。,五、集成逻辑门电路应用举例,例 试改正下图电路的错误，使其正常工作。,2.7 本章小结,利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门、OC门、OD门和传输门。随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。TTL电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。CMOS电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进，CMOS电路的工作速度已有了大幅度的提高。,不同 TTL 系列，RON、ROFF 不同。,相应输入端相当于输入低电平，也即相当于输入逻辑 0。,逻辑0,因此 Ya 输出恒为高电平 UOH。,相应输入端相当于输入高电平，也即相当于输入逻辑 1。,逻辑1,因此，可画出波形如图所示。,解：图(a)中，RI=300 ROFF 800,图(b)中，RI=5.1 k RON 3 k,