六章存储器系统.ppt

第六章 存储器系统,教学目的和要求,通过本章的学习，使学生掌握存储器的基本概念，掌握存储器的结构、分类及常用的存储器芯片的扩展，并掌握存储器与CPU的连接方法。,重点与难点,本章重点存储器的基本概念 存储器系统的层次结构存储器的分类及主要评价指标常用RAM存储器及其扩展技术常用ROM存储器及其扩展技术存储器与CPU的连接,本章难点存储器扩展存储器与CPU的连接,本章主要内容,6.3 存储器扩展技术,6.2 常用存储器,6.1 概述,存储器（Memory）是计算机系统中的记忆设备，用来存放程序和数据。计算机中的全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。本章主要介绍计算机存储器系统的结构、类型，给出一些常用基本存储元件的电路结构，重点介绍一些常用存储器芯片的扩展，以及怎样与CPU进行连接。,6.4 存储器与CPU的连接,6.1 概述,存储器系统基本概念,性能指标,层次结构,6.1.1存储系统的层次结构,计算机系统中，根据各种存储器的存储容量、存取速度和价格比的不同，将它们按照一定的体系结构组织起来，使所存放的程序和数据按照一定的层次分布在各种存储器中，构成多级存储体系。,三层存储体系结构,整体而言，存储系统主要有两个层次，即Cache-主存层次和主存-外存层次,Cache-主存层次主要解决CPU和主存之间的速度差异问题。在CPU和主存之间设置存取速度最快、容量小的高速缓冲存储器(Cache)，就能较好地解决存取速度问题，提高整机的运算速度。,Cache-主存层次,主存-外存层次,主存-辅存层次解决的是存储器的大容量要求和低成本之间的矛盾。现代操作系统的形成和发展使得程序员摆脱了主存、辅存之间的地址人工定位，通过软件、硬件结合，把主存和辅存统一成了一个整体，程序员可以利用比主存实际容量大得多的逻辑地址编写程序。随着这种系统的发展和完善，逐渐形成了现在广泛使用的虚拟存储系统。,6.1.1存储系统的层次结构,6.1.2半导体存储器的分类,按构成存储器的器件和存储介质可分为：,磁芯存储器半导体存储器光电存储器磁膜磁泡其它磁表面存储器光盘存储器等,半导体存储器的分类,一般情况下，一个存储器系统由存储体、地址译码电路、控制电路等组成,6.1.3存储器的基本组成,典型RAM结构示意图,1）存储体,6.1.3存储器的基本组成,存储体是存储器系统的主体，存储体由基本存储单元组成。,一个基本存储单元可以保存一位二进制信息 存储体的容量，一般用MN来表示M通常指存储单元的个数，M的大小决定了地址线的条数LN表示每一个存储单元所能保存的二进制位数，通常决定了存储器数据线的位数。,地址译码器的作用就是用来接收 CPU 送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读写操作。,2）地址译码器,存储器地址译码有两种方式，通常称为单译码与双译码。单译码方式又称字结构，适用于小容量存储器。在双译码结构中，将地址译码器分成两部分，即行译码器(又叫 X 译码器)和列译码器(又叫 Y 译码器)。X译码器输出行地址选择信号，Y译码器输出列地址选择信号。行列选择线交叉处即为所选中的内存单元，这种方式的特点是译码输出线较少。,主要用于选中存储器芯片，执行读写操作。片选信号用以实现芯片的选择。对于一个芯片来讲，只有当片选信号有效时，才能对其进行读/写操作。片选信号一般由地址译码器的输出及一些控制信号来形成，而读/写控制电路则用来控制对芯片的读/写操作。,3）控制电路,6.1.4存储器的主要技术指标,存储器的类型不同，其性能指标也不相同，在构成微机系统时需要全面考虑。通常衡量一个存储器的性能指标主要有存储容量、存取时间、可靠性、集成度和功耗等。,存储容量,存储器的容量指的是存储器所能容纳的最大字节数，存储器容量越大，存储的信息量也就越大，计算机运行的速度也就越快。,不同的存储器芯片，其容量不一样。通常用多少个存储单元，每个存储单元存储多少位来表示。例如，静态RAM6264的容量为8KB8bit。,常用的计量存储空间的单位有GB、KB、MB。,存取周期,存储器的存取周期是指从接收到地址，到实现一次完整的读出和写入数据的时间称为存取周期，是存储器进行连续读和写操作所允许的最短时间间隔。,在一般情况下，存取周期越短，计算机运行的速度才能越快。,半导体双极型存储器的存取周期一般为几至几百纳秒，MOS型存储器的存取周期一般为十几至几百纳秒，例如常用的HM62256（32 K8）的存取周期为120ns200 ns。,集成度,存储器芯片的集成度越高，构成相同容量的存储器的芯片数就越少。,半导体存储器的集成度常以“位片”表示，也可以用“字节片”表示,MOS型存储器的集成度高于双极型存储器，动态存储器的集成度高于静态存储器。,可靠度,通常采用平均故障间隔时间（MTBF）来表示，目前所用的半导体存储器芯片的平均故障间隔时间（MTBF）大概是（51061108）小时左右。,使用功耗低的存储器芯片构成存储器系统，不仅可以减少对电源容量的要求，而且还可以提高存贮系统的可靠性。,功耗,半导体存储器属于大规模集成电路，集成度高，体积小，但是散热不容易，因此在保证速度的前提下应尽量减小功耗。,一般而言，MOS型存储器的功耗小于相同容量的双极型存储器。,6.1.4存储器的主要技术指标,6.2常用存储器,1、静态随机存储器（SRAM）,6.2.1 RAM随机存储器,静态RAM的存储元由双稳电路构成，存储信息稳定。由于静态RAM的基本存储电路中管子数目较多，故集成度较低。,右图是一个6管结构的静态存储器的存储单元电路。工作原理,2、动态随机存储器（DRAM）,动态RAM有4管动态RAM，3管动态RAM和单管动态RAM。,图6.5是单管DRAM的存储单元的线路。它由一个晶体管和一个电容组成。,为了节省面积，单管存储器电荷的电容不可能做得很大，一般比数据线上的分布电容Cd小，因此每次读出后，存储内容就被破坏，必须采取刷新技术恢复原来的信息。,DRAM需要不断的刷新，才能保存数据，SRAM则不需要刷新电路。DRAM使用简单的单管单元作为存储单元，因此，每片存储容量大，约是SRAM的4倍。DRAM的行列地址通常是复用的，所以其引脚数比SRAM要少很多，封装尺寸也比较小。DRAM的价格比较便宜，大约只有SRAM 的1/4，由于使用动态元件，DRAM功耗也只有SRAM的1/6。因此，DRAM得到了广泛的使用，它的存取速度和存储容量正在不断地改进提高。,SRAM与DRAM比较,3、常用SRAM芯片,SRAM的型号主要有：2114(1K4位)、6116(2K8位)、6264（8K8）、62256（32K8）等。,Intel 2114 SRAM,采用18引脚封装，其容量为1K4位，+5V电源。主要引脚有：10根地址线（A9A0），4根数据线（I/O4I/O1），写允许信号和选片信号。,Intel 2114 SRAM,其内部结构如右图所示，主要包括存储矩阵、地址译码器、I/O 控制电路、片选及读/写控制电路等组成。,存储矩阵是数据存储主体，Intel 2114内部共有 4096个存储电路，排成 6464 的短阵形式。,地址译码器的输入为10根线，采用两级译码方式，其中6根用于行译码，4根用于列译码。I/O 控制电路分为输入数据控制电路和列I/O电路，用于对信息的输入输出进行缓冲和控制。,片选及读/写控制电路用于实现对芯片的选择及读写控制。,当器件要进行读操作时，首先输入要读出单元的地址码（A0A9），并使1，如果0，则所选存储单元内容（4位）就会通过三态输出缓冲器，送到数据输入输出引脚（I/O0I/O3）上。,当器件要进行写操作时，在I/O0I/O3端输入要写入的数据，在A0A9加载地址码，使控制信号0，0，则会完成一次写入操作。,2114 读写操作,3、常用DRAM芯片,DRAM的型号主要有：2164(64K1位)、4116（16K1）、4464（64K4）等。,Intel 2164 SRAM,Intel 2164 DRAM 芯片采用16引脚封装，其容量为64K1位，+5V电源，芯片引脚图如图6.8所示。Intel 2164 DRAM 芯片主要引脚有：8根地址线（A7A0）、数据输入线（Din）、数据输出线（Dout）、读写允许信号、行地址选通信号（）和列选通信号（）。,2164A的容量为64K1，即65536个存储单元，每个单元只有1位数据，而通常8位二进制数表示一个字节，因此需要8片2164A才能构成64KB的存储器。,若想在2164芯片内寻址64K单元，必须用16条地址线，但为了减少地址线引脚数目，地址线又分为行地址线和列地址线，分时复用，只需8条地址线（A0-A7），利用芯片内部的地址寄存器和多路转换开关，由行地址选通信号，把选送来的8位地址送到行地址寄存器，由随后出现的列地址选通信号，把后送来得8位地址送到列地址寄存器。,8条行地址线也用于刷新，刷新时一次选中一行，2ms内对全部128行刷新一次。,6.2.2 只读存储器ROM,掩膜ROM,1、主要ROM类型,掩膜ROM由芯片制造商在制造时写入内容，以后只能读而不能写入。,PROM,PROM出厂时，在所有的字线和位线的交叉点处都连接有熔丝，。用户使用专门的PROM编程器，根据需要断开某些单元的熔丝（写入）。熔丝一旦被烧断就不能恢复了，因此，PROM是用户一次性编程的PROM。,EPROM,EPROM基本存储单元由一个管子组成，但与其他电路相比管于内多增加了一个浮置栅。如编程序（写入）时，控制栅接 12V编程序电压Vpp，源极接地，漏极上加5V电压。信息存储在周围都被氧化层绝缘的浮置栅上，即使掉电，信息仍保存。当EPROM中的内容需要改写时，先将其全部内容擦除，然后再编程。擦除是靠紫外线使浮置栅上电荷泄漏而实现的。,EPROM的型号有：2716(2K8位)、2732(4K8位)、2764(8K8位)、27128(16K8位)、27256(32K8位)、27512(64K8位)、27010(128K8位)、27080(1024K8位)等。,Intel 2716 EPROM芯片的容量为2K8位，采用双列直插是24引脚封装。其引脚如图6.9所示。Intel 2716 EPROM芯片的主要信号有：地址信号（A10A0）、片选信号、数据信号（O7O0）、待机/编程信号（PD/PGM）。,E2PROM的编程序原理与EPROM相同，但擦除原理完全不同，一般可以进行10万次的重复改写。E2PROM的主要产品有高压编程的2816、2817，低压编程的2817A、2816A和2864A、28512以及1M位以上的28010、28040等等。,（4）E2PROM,Intel 2816是2K8的E2PROM芯片，有24条引脚，单一+5V电源，其引脚和逻辑符号如图6.10所示。Intel 2816 E2PROM芯片的主要信号有：地址信号（A10A0）、写允许信号、片选信号、输出允许信号、数据输入输出信号（I/O7I/O0）。,快擦除读写存储器（FLASH Memory）是在 EPROM与 EEPROM基础上发展起来的，它与EPROM一样，用单管来存储一位信息，每次进行擦除时，要擦除整个区或整个器件，不提供字节级的擦除。速度比EPROM快的多。快擦除读写存储器兼有ROM和RAM两者的性能，又有DRAM一样的高密度。目前价格已低于DRAM，芯片容量已接近于DRAM，是唯一具有大存储量、非易失性、低价格、可在线改写和高速度（读）等特性的存储器。,（5)FLASH Memory,6.3 存储器扩展技术,位扩展是指存储芯片的字(单元)数满足要求而位数不够，需要对每个存储单元的位数进行扩展。扩展的方法是将每片的地址线、控制线并联，数据线分别引出。其位扩展特点是存储器的单元数不变，位数增加。,6.3.1 存储器位扩展,位扩展可以采用以下方法：各芯片的数据线分别接到数据总线的各位上；各芯片的地址线并接在一起，连到相应的地址总线各位；各芯片的控制线并接在一起，连到相应的控制线上。,图6.11所示的位扩展方式是用2个16K4位芯片组成16K8位的存储器，存储器字长为8位。每个芯片字长位4位，每片有14条地址线引出端，4条数据线引出端。,字扩展是指存储芯片的位数满足要求而字(单元)数不够，需要对存储单元数进行扩展。扩展的原则是将每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。由于存储单元的个数取决于地址线，而与数据线无关，因此字扩展实际上就是地址线的扩展。,6.3.2 存储器字扩展,字扩展可以采用以下方法：将各存储芯片片内地址线、数据线、读/写控制线并联，接到相应的总线上；将地址线多出的高位送地址译码器产生片选信号，接各存储芯片的(CS)端，以选择芯片。,图6.12所示的字扩展存储器是用4个16K8位芯片组成64K8位存储器。数据线D0D7与各片的数据端相连，地址总线地位地址A0A13与各芯片的地址线相连，而两位高地址A14、A15经过译码器和4个片选端相连。,6.3.3 存储器位字扩展,字位同时扩展是指存储芯片的位数和字数都不满足要求，需要对位数和字数同时进行扩展。扩展的方法是先进行位扩展，即组成一个满足位数要求的存储芯片组，再用这个芯片组进行字扩展，以构成一个既满足位数又满足字数的存储器。实际上就是将前面的位扩展和字扩展结合起来组成一个存储器模块。,扩展存储器所需存储芯片的数量计算：若用一个容量为mKn位的存储芯片构成容量为MKN位（假设Mm，Nn，即需字位同时扩展）的存储器，则这个存储器所需要的存储芯片数为(Mm)(Nn)。,6.4 存储器与CPU的连接,6.4.3 存储器连接举例,6.4.2 常用译码电路,6.4.1 存储器与CPU连接时问题,存储器与CPU的连接实际上就是与三总线中相关信号的连接。包括控制总线连接、数据总线连接和地址总线连接。数据总线连接是将CPU数据总线与存储器数据线的连接问题，对于不同型号的CPU，数据总线的数目不一定相同，需要特别注意。地址总线的连接需要考虑片选问题。,、,、,CPU总线的负载能力CPU总线的负载能力是有限制的，一般情况下，CPU总线的直流负载能力可带动一个标准的TTL门。当采用MOS存储器是，由于直流负载很小，主要的负载是电容负载，故在小型系统中，CPU可以直接与存储器相连。但对于较大的系统，当CPU的总线不能直接带动是有存储器芯片时，需要加上缓冲器或驱动器，以提高总线的负载能力。,6.4.1 存储器与CPU连接时问题,CPU的时序与存储器的存取速度之间的配合CPU与存储器之间的时序配合问题是整个计算机系统可靠、高效地工作的关键。CPU访问存储器是有固定时序的，由此确定了对存储器存取速度的要求。CPU在取指令和进行读出操作时，都是在相应的时序控制下进行的，如读周期和写周期，已根据时钟频率和机器运算速度确定好范围。在选用存储器时，它的最大存取时间要小于CPU安排的读写周期。否则，要使CPU插入等待周期，才能保证读写数据的可靠传送。,存储器芯片的选片问题 存储器芯片的选用不仅和存储器结构相关，而且和存储器接口设计直接相关。采用不同类型、型号的芯片构造存储器，其接口的方法和复杂度不同。芯片类型的选用 通常在微型机的主存通常由RAM和ROM两类构成。其中，对RAM芯片类型的选择又与容量要求有关，当容量要求不太大（如64K字节以内）时用静态RAM组成较好，因为静态RAM状态稳定，不需要动态刷新，接口简单。相反，当容量要求很大时适用于动态RAM组成，因为，动态RAM比静态RAM集成度高、功耗小、价格低。对ROM芯片的选择一般从灵活性考虑选用EPROM、EEPROM的较多。,芯片型号的选用芯片类型确定之后，在进行具体芯片型号选择时，一般考虑存取速度、存储容量、结构和价格等因素。一般在满足存储系统总容量的前提下，应尽可能选用集成度高、存储容量大的芯片。这样不仅可降低成本，而且有利于减轻系统负载、缩小存储模块的集合尺寸。总线上芯片接的很多时，不但系统中要加接更多的总线驱动器，而且可能由于负载电容变得很大而使信号产生畸变。,6.4.2 常用译码电路,片选控制译码电路对高位地址进行译码后产生存储芯片的片选信号；片内地址译码电路对低位地址译码实现片内存储单元的寻址。接口电路中主要完成片选控制译码以及低位地址总线的连接。,片选控制译码的方法有:线选法、全译码法、部分译码法和混合译码法等。,（1）片选控制译码方法,线选法,所谓线选法就是直接将某高位地址线与某存储芯片片选端连接，每一根地址线选通一块芯片。这种方法的特定是简单明了，且不需要另外增加电路。但存储芯片的地址范围有重叠，且对存储空间的使用是断续的，不能充分有效地利用存储空间。,例，假定某计算机的存储容量为4KB，而CPU寻址空间位64KB（即地址总线为16位），所用芯片容量为1KB（即片内地址为10位）。那么，可用线选法从高6位地址中任选4位作为4块存储芯片的片选控制信号。图6.13所示位选用A10A13作为片选控制的结构示意图。,全译码法,全译码法除了将低位地址总线直接与各芯片的地址线相连之外，其余高位地址线全部经译码后作为各芯片的片选信号。译码电路可以使用现有的译码器芯片。常用的译码芯片有：74LS139（双2-4译码器）和74LS138（3-8译码器）等。,主要有两种情况采用全译码方法，当实际使用的存储空间与CPU可访问的最大存储空间相同，或者实际使用的存储空间小于CPU可访问的最大存储空间，而对实际空间的地址范围有严格的要求时，一般采用全译码方法。如果存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的令其空闲，以备扩充。,例，CPU地址总线为16位，存储芯片容量为8KB。采用全译码方式寻址64KB容量存储器的结构示意图如图6.13所示。可见，全译码法可以提供对全部存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出联系的几根作为片选控制，多余的令其空闲，以便需要时扩充。显然，采用全译码法时，存储器的地址是连续且唯一确定的，无地址间断和地址重叠现象。,当实际使用的存储空间比CPU可访问的最大存储空间小，而且对其他地址范围没有严格要求的情况下可采用部分译码方式。部分译码法是将高位地址线中的一部分进行译码，产生片选信号。,部分译码法,混合译码法,混合译码法是将线选法与部分译码法相结合的一种方法。该方法将用于片选控制的高位地址分为两组，其中一组的地址采用部分译码法，经译码后的每一个输出作为一块芯片的片选信号；另一组地址则采用线选法，每一位地址线作为一块芯片的片选信号。,例6.1 设某微机系统地址总线为16位，实际存储器容量为16KB，ROM区和RAM区各占8KB。其中，ROM区采用容量为2KB的EPROM芯片，RAM区采用容量为1KB的SRAM芯片，试设计该存储器的地址译码电路。,（2）地址译码电路举例,【分析】系统的寻址空间最大为216=64KB，大于本系统设计的存储容量，本系统设计的存储区域为可寻址的存储空间的一部分，假定系统占用最低位的16KB存储空间，并且，ROM区占用0000H1FFFH，RAM区占用2000H3FFFH。,对于ROM区，单芯片容量为2KB，需要使用11位地址线作为片内寻址，而RAM单芯片容量为1KB，需要10根地址线作为片内寻址。对这类译码问题的解决方法是分两次译码，先按芯片容量大的进行一次译码，将一部分输出作为大容量芯片的片选信号，另外一部分输出则与其它相关地址一起进行二次译码，产生小容量芯片的片选信号。,本例中，先进行一次译码产生用于区分8个2KB的信号，将其中4个输出作为EPROM的片选信号。另外4个输出则与之相关的一位地址一起进行二次译码，产生8片SRAM的片选信号。据此，可得到相应的地址分配表,根据地址分配表，可考虑用3-8译码器完成一次译码，用适当的逻辑门完成二次译码，得到相应的地址译码电路如图6.14所示。,6.4.3 存储器连接举例,例6.2 设用2114静态RAM芯片构成4K8位存储器，其地址范围为2000H2FFFH。试画出连接线路图。,【分析】2114是1K4位的存储器，需要进行字、位同时扩展，需用芯片数为：M/mN/n4/18/48。先实现位扩展，用两片2114按位扩展方法组成1K8的存储器组，再用8片组成四组（RAM1RAM4）1K8位的存贮器。1K芯片有10根地址线，可接地址总线A9A0，每组中的两片2114的数据线I/O4I/O1，则分别接数据总线的高4位D7D4和低4位D3D0。根据给定的地址范围，可列出每组2114芯片组的地址范围如表6.2所示。,将高6位地址A15A10用3-8译码器进行译码来控制四组芯片的片选端，高3位地址线A15A13可分别接74LS138使能端的G2B、G2A、G1，低3位地址线A12A10可分别接74LS138输入端的C、B、A。控制信号接2114的写允许信号。RAM 2114与CPU的连接如图6.16所示。,例6.3 使用2716芯片一个16KB的ROM存储器。该处理器的地址线为A0A13，数据线为D0D7，允许访存控制信号为，读出控制信号为。试画出该存储器仙童的连接框图。,【分析】2716是一种2K8的EPROM，需要8片2716便可构造一个16KB的ROM存储器。因为数据总线宽度一致，所以本扩展只需字扩展即可。2716芯片需要11根地址线实现片内寻址，可与地址总线的低11位A10A0直接相连。而8个芯片的片选信号由3-8译码器对地址A13A11译码产生，输出允许信号和读信号相连接。,EPROM2716与CPU的连接如图6.17所示。,小 结,概述常用存储器存储器扩展技术存储器与CPU的连接,本章小结,总线的基本概念总线的分类总线的性能指标,内部总线ISAPC104PCI,外部总线IEEE-488USB,Thank You!,