模拟CMOS集成电路设计(拉扎维)第九章运算放大器.ppt

,西电微电子：模拟集成电路设计,第九章,运算放大器,董刚,2007年9月,op ampCh.9#1,西电微电子：模拟集成电路设计,op ampCh.9#2,西电微电子：模拟集成电路设计,回顾,反馈系统中负载的影响,二端口网络模型,电压-电压反馈中的负载电流-电压反馈中的负载电压-电流反馈中的负载电流-电流反馈中的负载,op ampCh.9#3,西电微电子：模拟集成电路设计二端口线性时不变系统的四种模型,a.b.c.d.,Z模型Y模型H模型G模型,op ampCh.9#4,西电微电子：模拟集成电路设计Z模型V1=Z11 I1+Z12 I 2V2=Z 21 I1+Z 22 I 2,返回信号,检测信号,op ampCh.9#5,西电微电子：模拟集成电路设计Y模型I1=Y11V1+Y12V2I 2=Y21V1+Y22V2,返回信号,检测信号,op ampCh.9#6,西电微电子：模拟集成电路设计H模型V1=H11 I1+H12V2I 2=H 21 I1+H 22V2,返回信号,检测信号,op ampCh.9#7,西电微电子：模拟集成电路设计G模型I1=G11V1+G12 I 2V2=G21V1+G22 I 2,返回信号,检测信号,op ampCh.9#8,西电微电子：模拟集成电路设计选择二端网络模型表述反馈网络,反馈网络类型电压-电压反馈V1-V2电流-电压反馈I1-V2电压-电流反馈V1-I2电流-电流反馈,描述V2=X21V1+X22I2V2=X21I1+X22I2I2=X21V1+X22V2I2=X21I1+X22V2,对应模型G模型Z模型Y模型H模型,I1-I2op ampCh.9#9,1,西电微电子：模拟集成电路设计电压-电压反馈中的负载（a）G模型（b）简化的G模型（忽略反馈网络的反向增益）,Ve=(Vin G21Vout),Z inZ in+G22,Vout,=A0Ve,G111Z out+G111,VoutVin,=,A01+A0,Z in G111Z in+G22 Z out+G111Z in G111Z in+G22 Z out+G11,G21,op ampCh.9#10,1,V2,I 2,西电微电子：模拟集成电路设计等效开环增益的计算,VoutVin,=,A01+A0,Zin G111Zin+G22 Z out+G111Zin G111Zin+G22 Z out+G11,G21,Av,open,=A0,Zin G111Zin+G22 Z out+G111,G11=,I1V1,|I 2=0,G22=|V1=0op ampCh.9#11,=,=,西电微电子：模拟集成电路设计计算开环增益与闭环增益,Av,openG21=,VY RD1Vin RF|RS+1/g m1RSRS+RF,g m 2 RD 2|(RF+RS),Av,closed=,Av,open1+G21 Av,open,op ampCh.9#12,V2,V1,西电微电子：模拟集成电路设计小结：电压-电压反馈中的负载I1=G11V1+G12 I 2V2=G21V1+G22 I 2,G11=G22=,I1V1V2I 2,|I 2=0 的输出端开路|V1=0 的输入端短路,=G21=,|I 2=0 的输出端开路,G11:导纳量纲，反馈网络输入端看进去的导纳G22:电阻量纲，反馈网络输出端看进去的电阻G21:无量纲op ampCh.9#13,西电微电子：模拟集成电路设计,运算放大器,定义：高增益的差分放大器 用途：实现一个反馈系统,开环增益：由闭环电路的精度决定,运算放大器设计是一个不断tradeoff的过程,op ampCh.9#14,西电微电子：模拟集成电路设计,本讲内容,概述,性能参数,单级运算放大器 两级运算放大器,运算放大器设计要点,op ampCh.9#15,西电微电子：模拟集成电路设计,运算放大器的性能参数,增益,小信号带宽大信号带宽,输出摆幅,线性度,噪声与失调,电源抑止,op ampCh.9#16,1,1 1,1,西电微电子：模拟集成电路设计增益 高开环增益：抑止非线性,=,R2R2+R1,理想运放时系统的闭环增益为,实际运放A1，系统的闭环增益为 1 1A1,1 1 A1,若闭环增益为10，要求增益误差小于1，则A1 1000op ampCh.9#17,西电微电子：模拟集成电路设计如何实现精确的增益 开环：不能实现 工艺偏差 闭环：前馈放大器：开环增益A1足够高 反馈放大器：精确匹配,1A1,其中为增益误差op ampCh.9#18,西电微电子：模拟集成电路设计,小信号带宽,小信号带宽通常定义为单位增益频率fu,3dB频率f3dB与fu的示意如下（均为对数坐标）,op ampCh.9#19,1 1,t,A0,西电微电子：模拟集成电路设计小信号带宽与信号建立时间的关系设前馈放大器为单极点系统,A(s)=,A01+s,0,闭环带宽扩展为(1+A0)倍时间常数=(1+A0)0 A00Vin=au(t)Vout=a(1 e)u(t)1+A01%稳定精度：t1%=ln100 4.60.1%稳定精度：t0.1%=ln1000 6.9,稳定精度1稳定时间小于5ns1/=1+R1/R2=10则1.09nsfu1/20 1/(2)1.46 GHzop ampCh.9#20,西电微电子：模拟集成电路设计,本讲内容,概述,单级运算放大器,五管差分运放共源共栅运放,全差分折叠共源共栅运放单端输出折叠共源共栅运放,两级运算放大器,运算放大器设计要点,op ampCh.9#21,西电微电子：模拟集成电路设计,单级运算放大器,低频小信号增益:Av 0=g m1(ro 2|ro 4)=g m1ro 2,4,op ampCh.9#22,西电微电子：模拟集成电路设计,单级运放的单位增益接法,op ampCh.9#23,西电微电子：模拟集成电路设计,单级运放的输入共模电平范围,保证所有晶体管均处于,饱和区,输入下限：,Vin,min=VCSS+VGS1=Vdsat+Vth1+Vdsat1,输入上限：,Vin,max=VDD-|VGS3|+Vth1,设所有晶体管的Vdsat相等，则,Vin,max-Vin,min=VDD-|Vth3|-3|Vdsat|,op ampCh.9#24,西电微电子：模拟集成电路设计单位增益放大器的闭环输出阻抗开环输出阻抗：ro 2|ro 4环路增益：g m1(ro 2|ro 4)闭环输出阻抗为：,Rout,cl=,ro 2|ro 4 11+g m1(ro 2|ro 4)g m1,op ampCh.9#25,西电微电子：模拟集成电路设计,本讲内容,概述,单级运算放大器,五管差分运放共源共栅运放,全差分折叠共源共栅运放单端输出折叠共源共栅运放,两级运算放大器,运算放大器设计要点,op ampCh.9#26,西电微电子：模拟集成电路设计,共源共栅运算放大器,Av 0=g m 2(g m 4 ro 4 ro 2|g m 6 ro 6 ro8),op ampCh.9#27,西电微电子：模拟集成电路设计,共源共栅运放的输入共模电平范围,保证所有晶体管均处于饱和区 输入下限：,Vin,min=VCSS+VGS1=Vdsat+Vth1+Vdsat1,输入上限：,Vin,max=Vb-|VGS4|+Vth1,设所有晶体管的Vdsat相等，则,Vin,max-Vin,min=Vb-|Vth4|-3Vdsat,Vb|Vth4|+3Vdsat,Vb越大，输入共模电平摆幅越大,op ampCh.9#28,西电微电子：模拟集成电路设计,单端输出共源共栅运放的输出范围,保证所有晶体管均处于饱和区,设所有晶体管的|Vdsat|相等,输出下限：,Vout,min=Vb-VGS4+Vdsat4=Vb-Vth4,输出上限：,Vout,max=VDD-|VGS7|-|VGS5|+|VGS6|-|Vdsat6|=VDD-|Vth7|-2Vdsat,输出摆幅,Vout,max-Vout,min=VDD-|Vth7|-Vb+|Vth4|-2Vdsat,Vb越小，输出摆幅越大,输出摆幅的最大值为,VDD-|Vth7|-5Vdsat,op ampCh.9#29,西电微电子：模拟集成电路设计,双端输出共源共栅运放的输出范围,保证所有晶体管均处于饱和区,设所有晶体管的|Vdsat|相等,输出下限：,Vout,min=Vb1-VGS4+Vdsat4=Vb1-Vth4,输出上限：,Vout,max=Vb2+|VGS6|-|Vdsat6|=Vb2+Vthn输出摆幅,2(Vout,max-Vout,min)=2(Vb2+Vdsat-Vb1+Vth4),Vb2越大，输出摆幅越大Vb1越小，输出摆幅越大,输出摆幅的最大值为,2(VDD-5Vdsat),op ampCh.9#30,西电微电子：模拟集成电路设计,共源共栅运放的优缺点,优点：,高增益,缺点：,输入摆幅、输出摆幅小 不宜用做单位增益缓冲器,输出最大值：Vb VGS 4+Vth 2输出最小值：Vb Vth 4,输出摆幅：Vth 2+Vth 4 VGS 4,op ampCh.9#31,西电微电子：模拟集成电路设计,单端输出的共源共栅运放（1）,实际电路中，b结构被广泛采用,op ampCh.9#32,西电微电子：模拟集成电路设计,单端输出的共源共栅运放（2）,Vout,min=Vb1 Vth 4,Vout,max=Vb 2+|Vth 6|,Rout=(g m 6 ro 6 ro8)|(g m 4 ro 4 ro 2),Av 0=g m1 Rout,op ampCh.9#33,西电微电子：模拟集成电路设计,全差分共源共栅运放的设计(1),性能指标,VDD=3V,输出摆幅=3V,功耗=10mW,Av 0=2000,工艺参数,n Cox=60 A/V 2 p Cox=30 A/V 2,n=0.1 V-1(L=0.5m)p=0.2 V-1(L=0.5m),=0,vthn=|vthp|=0.7V,op ampCh.9#34,西电微电子：模拟集成电路设计,全差分共源共栅运放的设计(2),设计经验,放大管过驱动电压：200mV,负载管过驱动电压：200 500mV尾电流管过驱动电压：300 500mV,过驱动电压分配,Vdsat1 Vdsat4:200mVVdsat5 Vdsat8:300mVVdsat9:300mV,功耗分配,I 9=3mA,IREF1+IREF2=330uA,op ampCh.9#35,1 W 2,L,W,西电微电子：模拟集成电路设计全差分共源共栅运放的设计(3)电流、过驱动电压已知由简单电流公式I D=Cox Vdsat2确定各晶体管的宽长比,W L W L,=12501 4=111158,=900 L 9op ampCh.9#36,W,L,I W,VGS,L,=,=,=,n p,西电微电子：模拟集成电路设计全差分共源共栅运放的设计(4),I D=,12,Cox(VGS Vth)2,g m=D=Cox(VGS Vth)2I D 2I D(VGS Vth)Vdsat,=2Cox1ro=I D,WL,I D,g m ro=,2I D 1 2Vdsat I D Vdsat,Rout=g m 3ro 3 ro1|g m 5 ro 5 ro 7=,2 2|2Vdsat1 I D 2 Vdsat 5 I D,op ampCh.9#37,2I D,=,n p,),n p,W,西电微电子：模拟集成电路设计全差分共源共栅运放的设计(5)g m1=Vdsat1Rout=(g m 3ro 3 ro1)|(g m 5 ro 5 ro 7)2 2|2Vdsat1 I D 2 Vdsat 5 I D,Av 0=,Vdsat1(2Vdsat1+2 Vdsat 5,4,若所有晶体管均取最小沟道长度，则Av 0=1416,1L,若=1111m/1m L 58则Av 0 4000op ampCh.9#38,2,西电微电子：模拟集成电路设计,全差分共源共栅运放的设计(6),偏置电压设计,Vbn=Vth 9+Vdsat 9,Vb 3=VDD|Vth 7|Vdsat 7|,Vb1 Vth 3+Vdsat 3+Vdsat1+Vdsat 9Vb1 Vth 3 0.7,留余量，取Vb1 Vth 3=0.8V,Vb 2 VDD|Vdsat 7|Vth 5|Vdsat 5|Vb 2|Vth 5|2.4,留余量，取Vb 2|Vth 5|=2.3V,电压摆幅,（Vb 2|Vth 5|Vb1+Vth 3)=3V,op ampCh.9#39,西电微电子：模拟集成电路设计,全差分共源共栅运放的设计(小结),1.确定各晶体管的过驱动电压,2.确定各支路的直流电流,3.根据过驱动电压与支路电流，确定各晶体管宽长比4.根据增益的要求，确认各晶体管的尺寸,（宽长比不变，增益不满足要求时，可增加L）5.根据过驱动电压与输出摆幅要求，确定各偏置电压,（注意留出余量）,op ampCh.9#40,1,3,西电微电子：模拟集成电路设计三级共源共栅运算放大器Rout g m 6 ro 6 g m 4 ro 4 ro 2|g m8 ro8 g m10 ro10 ro12设所有晶体管g m、ro相等,Av 0=g m 2 Rout,(g m ro)2,缺点：输出摆幅受到限制op ampCh.9#41,西电微电子：模拟集成电路设计,本讲内容,概述,单级运算放大器,五管差分运放共源共栅运放,全差分折叠共源共栅运放单端输出折叠共源共栅运放,两级运算放大器,运算放大器设计要点,op ampCh.9#42,),西电微电子：模拟集成电路设计折叠共源共栅放大级（1）,Rout rI1|g m 2 ro 2 ro1,Rout rI1|(g m 2 ro 2(ro1|rI 2,op ampCh.9#43,),西电微电子：模拟集成电路设计折叠共源共栅放大级（2）,Rout rI1|g m 2 ro 2 ro1,Rout rI1|(g m 2 ro 2(ro1|rI 2,op ampCh.9#44,西电微电子：模拟集成电路设计,折叠共源共栅差分对（1）,功耗：,Pa=VDD I SS,Pb=VDD(I SS+I1+I 2),输入输出范围,op ampCh.9#45,西电微电子：模拟集成电路设计,折叠共源共栅差分对（2）,输入范围：,Vin,min=0,Vin,max=VDD Vdsat VGS1,输出范围：,Vout,min=Vb1 Vth 3,Vout,min Vdsat 5+Vdsat 3Vout,max=Vb 2+|Vth 7|,Vout,max VDD|Vdsat 9|Vdsat 7|,|Av|gm1(gm 3+gmb3)ro3(ro1|ro5)|(gm 7+gmb 7)ro7 ro9,op ampCh.9#46,=,p=,西电微电子：模拟集成电路设计折叠共源共栅结构中折叠点对应的极点,R=,1g m 3+g mb 3,C=CGS 3+CSB 3+CDB1+CGD1+CDB 5+CGD 31 g m 3+g mb 3RC CGS 3+CSB 3+CDB1+CGD1+CDB 5+CGD 3op ampCh.9#47,西电微电子：模拟集成电路设计,折叠共源共栅运放设计实例,例9.6,输出范围,Vout,min=Vb1 Vth 7 Vdsat 7+Vdsat 9 留余量Vout,min=Vdsat 7+Vdsat 9+0.1,Vout,max=Vb 2+|Vth 3|VDD|Vdsat 5|Vdsat 3|留余量Vout,max=VDD|Vdsat 5|Vdsat 3|0.1,op ampCh.9#48,西电微电子：模拟集成电路设计,折叠共源共栅运放的设计(小结),第一步：确定过驱动电压,Vdsat1直接取200mV，书上确定Vdsat1的方法不太合理,其他Vdsat的选取，应为输出摆幅留出余量（比书上小50mV）,第二步：确定各支路电流（功耗）,M1、M2、M9、M10均流过0.75mA；,第三步：根据过驱动电压与支路电流的要求，确定各,晶体管宽长比,第四步：根据增益的要求，确定各晶体管宽长（增益,不满足要求时，增加L）,第五步：根据过驱动电压，确定各个偏置电压（注意,留出余量）,op ampCh.9#49,西电微电子：模拟集成电路设计,本讲内容,概述,单级运算放大器,五管差分运放共源共栅运放,全差分折叠共源共栅运放单端输出折叠共源共栅运放,两级运算放大器,运算放大器设计要点,op ampCh.9#50,西电微电子：模拟集成电路设计单端输出的折叠共源共栅运放（1）,Vb2Vb1输出摆幅Vout,max=Vb 2+|Vth8|Vout,min=Vb1 Vth 4 Vdsat11+Vdsat 4,Vb2Vb1,左图:Vb 2 VDD VGS 5 VGS 7,右图:Vb 2 VDD|Vdsat 5|VGS 7op ampCh.9#51,西电微电子：模拟集成电路设计单端输出的折叠共源共栅运放（2）Rout=(g m 4 ro 4(ro1|ro11)|(g m8 ro8 ro 6)Av 0=g m1 Rout,BW=,12Rout CL,GBW=,g m12CL,单级运放的GBW均为,g m12CL,op ampCh.9#52,西电微电子：模拟集成电路设计单端输出的折叠共源共栅运放（3）Vb1 Vdsat11+Vth 4+Vdsat 4,Vb2Vb1,Vout,min=Vb1 Vth 4 Vdsat11+Vdsat 4Vb 2 VDD Vdsat 5 Vth 7 Vdsat 7Vth 7=Vth8Vout,max=Vb 2+Vth8 VDD Vdsat 5 Vdsat 7op ampCh.9#53,西电微电子：模拟集成电路设计单端输出折叠共源共栅运放的设计（1）性能指标,VDD=5V,CL=2 pF,输出摆幅 3.5V0.1%建立时间 2000工艺参数nCox=60 A/V 2 p Cox=30 A/V 2n=0.1 V-1(L=0.5m)p=0.2 V-1(L=0.5m)=0vthn=|vthp|=0.7Vop ampCh.9#54,1,西电微电子：模拟集成电路设计单端输出折叠共源共栅运放的设计（2）由0.1%建立时间推GBW0.001,Vb2,t0.1%=lnAv 00=,1=,1lnt0.1%,Vb1,GBW=Av 0 f 0=,1ln2 t0.1%,ln10002 3.14 50 10,9,=22MHz,考虑20余量，取GBW=27MHzop ampCh.9#55,Vb1,西电微电子：模拟集成电路设计单端输出折叠共源共栅运放的设计（3）由GBW确定各支路电流Av 0=g m1 Rout,Vb2,f d=,12Rout CL,GBW=Av 0 f d=,g m12CL,g m1=2CL GBW 0.34ms,I D1=,g m1Vdsat12,=34uA,因此电流分配如下I M 9=68uAI M 5=I M 6=34uAop ampCh.9#56,Vb2,西电微电子：模拟集成电路设计单端输出折叠共源共栅运放的设计（4）过驱动电压选取经验放大管：200mV负载管：200 500mV尾电流管：300 500mV,Vb1,确定各管过驱动电压M 1、M 2:200mVM 10、M 11:300mVM 3、M 4:200mVM 5M 6:300mVop ampCh.9#57,Vb2,西电微电子：模拟集成电路设计单端输出折叠共源共栅运放的设计（5）由输出摆幅要求确定Vb1、Vb 2Vout,min=Vb1 Vth 4Vout,min Vdsat 4+Vdsat11=0.5VVout,max=Vb 2+|Vth8|Vout,max VDD Vdsat 6 Vdsat 8,Vb1,=4.4V考虑设计余量，取Vout,min=0.6V,Vb1=1.3VVout,max=4.3V,Vb2=3.6V则输出摆幅3.7V，满足要求op ampCh.9#58,西电微电子：模拟集成电路设计单端输出折叠共源共栅运放的设计（6）,Vb2Vb1,由I D、Vdsat的值,确定各管的宽长比;再由增益的要求，确定各管具体尺寸。具体步骤参见前面的例子op ampCh.9#59,西电微电子：模拟集成电路设计单端输出折叠共源共栅运放的设计（小结）,1.根据建立时间要求，确定GBW=,1ln2 t0.1%,2.根据GBW，确定g m1=2CL GBW3.确定各管的过驱动电压4.根据过驱动电压、g m1，确定各支路电流(注：使负载管M10,M 11与尾电流管M9的直流工作电流相等)5.根据电流、过驱动电压，确定各晶体管的宽长比6.根据增益，修改部分晶体管的宽长（宽长比不变）op ampCh.9#60,西电微电子：模拟集成电路设计本讲内容,概述单级运算放大器两级运算放大器运算放大器设计要点,op ampCh.9#61,西电微电子：模拟集成电路设计,两级运算放大器（1）,单级放大器的缺点：输出摆幅较小,两级运算放大器：,第一级，提供高增益第二级，提供大摆幅,Av1=g m1(ro1|ro 3)Av 2=g m5(ro 5|ro 7),Av=g m1(ro1|ro 3)g m5(ro 5|ro 7),Vout,min=Vdsat 7,Vout,max=VDD Vdsat 5,op ampCh.9#62,西电微电子：模拟集成电路设计,两级运算放大器（2）,第一级使用共源共栅电路,Av1 g m1(g m 3ro 3ro1|g m 5 ro 5 ro 7)Av 2 g m9(ro 9|ro11),Av=Av1 Av 2,op ampCh.9#63,西电微电子：模拟集成电路设计,两级运算放大器（3）,单端输出,Av1 g m 2(ro 2|ro 4),Av 2 g m 6(ro 5|ro 6|RL),g m 6 RL,Av=Av1 Av 2,CC为Miller补偿电容,下章介绍,op ampCh.9#64,西电微电子：模拟集成电路设计本讲内容,概述单级运算放大器两级运算放大器运算放大器设计要点增益的提高,性能比较共模反馈输入范围限制转换速率（压摆率）电源抑止噪声,op ampCh.9#65,1,r,Vout,r,ro 2,1,1 1,r,西电微电子：模拟集成电路设计增益的提高（1）,左图：Rout g m 2 ro 2 ro1右图：V1=A1(0 VX)=A1VX,V1,I out,=,VXro1,=g m 2(V1 VX)+,Vout VXro 2,VX+o1,+(1+A1)g m 2=o 2,通过提高输出阻抗提高增益！,Rout=,VoutI out,=ro 2+o1 ro 2,+(1+A1)g m 2 ro1,A1 g m 2 ro 2 ro1op ampCh.9#66,VX=VGS 3,V1,VX,西电微电子：模拟集成电路设计,增益的提高（2）,V1,辅助放大器的实现方式,可使用(b)图虚框内共源电路,A1=g m 3 ro 3 Vout VGS 3Vdsat 2,辅助放大器减小了输出摆幅,Rout g m 3 ro 3 g m 2 ro 2 ro1,Av=g m1 Rout g m1(g m 3 ro 3 g m 2 ro 2 ro1),op ampCh.9#67,西电微电子：模拟集成电路设计增益的提高（3）共源共栅差分对中增益的提高(a):使用两个独立的辅助放大器(b):使用全差分辅助放大器,(c):辅助放大器的实现方式I1、I 2、M 5、M 6、I SS 2,缺点：输出摆幅VX VGS 5+Vdsatop ampCh.9#68,西电微电子：模拟集成电路设计,增益的提高（4）,折叠共源共栅差分放大器用做辅助放大器,VX 允许的最小电压为Vdsat1+Vdsat,不受辅助放大器限制,op ampCh.9#69,西电微电子：模拟集成电路设计,增益的提高（5）,折叠共源共栅用做辅助放大器输出阻抗的计算,辅助放大器的增益A1,A1 g m 5(g m 7 ro 7(ro 9|ro 5)|g m11ro11ro13),Rout A1 g m 3ro 3ro1,op ampCh.9#70,西电微电子：模拟集成电路设计增益的提高（6）,A1:PMOS差分输入;,A2:NMOS差分输入,为何？,保障最大输出摆幅！,op ampCh.9#71,西电微电子：模拟集成电路设计本讲内容,概述单级运算放大器两级运算放大器运算放大器设计要点增益的提高,性能比较共模反馈输入范围限制转换速率（压摆率）电源抑止噪声,op ampCh.9#72,西电微电子：模拟集成电路设计,性能比较,没有一个结构是完美的,满足应用要求的结构就是最合适的结构,op ampCh.9#73,西电微电子：模拟集成电路设计本讲内容,概述单级运算放大器两级运算放大器运算放大器设计要点增益的提高,性能比较共模反馈输入范围限制转换速率（压摆率）电源抑止噪声,op ampCh.9#74,西电微电子：模拟集成电路设计,为什么需要共模反馈？,理想情况：I 7+I8=I 9,实际：工艺偏差、沟道长度调制,I 7+I8 I 9,若I 7+I8 I 9,VX、VY 上升，使M 5 M 8退出饱和,若I 7+I8 I 9,VX、VY 下降，使M 1 M 4退出饱和,共模输出电平对器件特性、失配敏感，必须使用共模反馈网络,op ampCh.9#75,西电微电子：模拟集成电路设计共模反馈原理共模反馈的原理1、检测共模输出电压,Vout,CM=,Vout1+Vout 22,2、与参考电压VREF比较3、将误差送回放大器偏置网络，改变电流op ampCh.9#76,西电微电子：模拟集成电路设计检测共模输出电压的方法（1）：电阻R1=R2,Vout,CM=,Vout1+Vout 22,缺点：R1、R2必须远大于运放的输出阻抗通常R1 10Rout大电阻消耗较大的芯片面积op ampCh.9#77,西电微电子：模拟集成电路设计,检测共模输出电压的方法（2）：源跟随器,缺点一：对I、R的限制,I1=I 2,I1(R1+R2)(Vout,max Vout,min),缺点二：摆幅,Vout,min=VGS 7+Vdsat,op ampCh.9#78,2,W,L,|,W,L,L,W,L,=,=,西电微电子：模拟集成电路设计检测共模输出电压的方法（3）：深线性区电阻M 7、M 8工作于深线性区,I D=nCox,W L,(VGS Vth)VDS 1 VDS 2,nCox,WL,(VGS Vth)VDS,Ron=,1nCox(VGS Vth),从P看进去的电阻为Rtot=Ron 7|Ron8,1 1nCox(Vout1 Vth)nCox W(Vout 2 Vth)1nCox(Vout1+Vout 2 2Vth),须保证M 7、M8在深线性区！输出范围受限op ampCh.9#79,西电微电子：模拟集成电路设计,CM电平与参考电平的比较与误差返回（1）,负反馈：,Vout1、Vout 2增加 VE 增加 Vout1、Vout 2降低,op ampCh.9#80,西电微电子：模拟集成电路设计,CM电平与参考电平的比较与误差返回（2）,负反馈：,控制尾电流,op ampCh.9#81,dVout,CM VGS 7 Vth 7,西电微电子：模拟集成电路设计,CM电平与参考电平的比较与误差返回（3）,负反馈：Vout1、Vout 2增加 I M 7、I M 8增加 Vout1、Vout 2降低缺点：Vout,CM 随Vb 变化，,dVb VDS 7,op ampCh.9#82,西电微电子：模拟集成电路设计,CM电平与参考电平的比较与误差返回（4）,使共模输出电平不受器件参数影响并降低对Vb的敏感度,op ampCh.9#83,西电微电子：模拟集成电路设计,CM电平与参考电平的比较与误差返回（5）,前一页电路的改进,提高I M 5与I M 9的匹配,op ampCh.9#84,西电微电子：模拟集成电路设计本讲内容,概述单级运算放大器两级运算放大器运算放大器设计要点增益的提高,性能比较共模反馈输入范围限制转换速率（压摆率）电源抑止噪声,op ampCh.9#85,西电微电子：模拟集成电路设计,单位增益缓冲器与输入范围限制,NMOS差分对，输入下限：Vdsat+VGS,PMOS差分对，输入上限：VDD VGS Vdsat,op ampCh.9#86,西电微电子：模拟集成电路设计,Rail-to-rail运放（1）,同时使用NMOS差分对与PMOS差分对,op ampCh.9#87,西电微电子：模拟集成电路设计,Rail-to-rail运放（2）,g m并非恒定：GBW、增益等均变化,op ampCh.9#88,西电微电子：模拟集成电路设计,Rail-to-rail运放（3）,op ampCh.9#89,西电微电子：模拟集成电路设计,Rail-to-rail运放（4）,op ampCh.9#90,西电微电子：模拟集成电路设计,Rail-to-rail运放（5）,op ampCh.9#91,西电微电子：模拟集成电路设计,Rail-to-rail运放（6）,op ampCh.9#92,西电微电子：模拟集成电路设计本讲内容,概述单级运算放大器两级运算放大器运算放大器设计要点增益的提高,性能比较共模反馈输入范围限制转换速率（压摆率）电源抑止噪声,op ampCh.9#93,t,RC,=,e,=e,西电微电子：模拟集成电路设计转换速率（1）大信号特性；来源 运放对节点的充放电受充放电电流限制 系统对大阶跃信号的响应，不能用小信号,描述因为Vout=V0(1 e)所以,tdVout V0 RCdt RC,I out=C,tdVout V0 RCdt R,op ampCh.9#94,=,R2,1+,1,2,A,A,R2,1+A,西电微电子：模拟集成电路设计转换速率（2）,AVin,R2R1+R2Rout,Vout Vout,VoutR1+R2,+Vout CL s,通常R1+R2 Rout,VoutVin,(s),A R+R A 1+s,1+,Rout CL R2 R1+R2,Vout(t)V0,1 exp(R1+R2,(1+,R2R1+R2Rout CL,A)t)u(t),dVout(t)dt,=,AV0Rout CL,exp(,(1+,R2R1+R2Rout CL,A)t,)u(t)输入幅值增加，I out 相应增加,op ampCh.9#95,西电微电子：模拟集成电路设计,转换速率（3）,理想运放：Vout正比于输入阶跃信号 真实运放：Vout受限,单级运放的最大充放电电流ISS,op ampCh.9#96,西电微电子：模拟集成电路设计,转换速率(4),op ampCh.9#97,西电微电子：模拟集成电路设计,转换速率(5),op ampCh.9#98,+,西电微电子：模拟集成电路设计转换速率与小信号建立（1）,tSR,VOUTSR,t0.1%,ln 10002GBW,ttotal tSR+t0.1%,VOUT 1.1SR GBWop ampCh.9#99,=,=,西电微电子：模拟集成电路设计转换速率与小信号建立（2）,SR=,I SSCL,tSR,V CLSR I SS,V,2I D1,GBW=,g m1 Vdsat1 I SS2CL 2CL 2CLVdsat1,t0.1%,ln1000 CL2GBW I SS,(6.9 Vdsat1),当V 6.9Vdsat1时，tSR t0.1%结论：若V 6.9Vdsat1，ttotal t0.1%;否则，ttotal 必须考虑tSR的贡献,ttotal,CLI SS,(V+6.9 Vdsat1),op ampCh.9#100,西电微电子：模拟集成电路设计本讲内容,概述单级运算放大器两级运算放大器运算放大器设计要点增益的提高,性能比较共模反馈输入范围限制转换速率（压摆率）电源抑止噪声,op ampCh.9#101,PSRR=,西电微电子：模拟集成电路设计,电源抑止比的定义,输入到输出的增益AV 0电源到输出的增益AV,VDD,AV 0 g m 2(ro 2|ro 4),开环运放，Vout=VX,AV,VDD 1,PSRR g m 2(ro 2|ro 4),op ampCh.9#102,C2,西电微电子：模拟集成电路设计反馈电路的PSRR先求闭环增益AV,cl,再求AV,VDD,=,dVoutdVDD,PSRR=,AV,clAV,VDD,公式9.44，英文版表达式有误,PSRR(1+)(g m 2 ro 4C1,C1+C2C1,+1),g m 2 ro 4op ampCh.9#103,西电微电子：模拟集成电路设计本讲内容,概述单级运算放大器两级运算放大器运算放大器设计要点增益的提高,性能比较共模反馈输入范围限制转换速率（压摆率）电源抑止噪声,op ampCh.9#104,V 2,2,Hz,2,2,2,、,西电微电子：模拟集成电路设计关于噪声注意：书上关于噪声的描述vn：噪声谱密度，其量纲为,in：噪声谱密度，其量纲为,A2,Hz,更确切的描述应该是d vn d indf dfop ampCh.9#105,西电微电子：模拟集成电路设计电流源负载的共源电路的热噪声,为了降低这种电路的噪声，应提高Vdsat 2,why?g m 2=,2I DVdatop ampCh.9#106,西电微电子：模拟集成电路设计,共源共栅电路的热噪声,低频情况下，共栅管几乎不贡献噪声！,op ampCh.9#107,西电微电子：模拟集成电路设计,折叠共源共栅电路的热噪声,为了降低这种电路的噪声，应提高 Vdsat 3,op ampCh.9#108,西电微电子：模拟集成电路设计,电流镜的热噪声,为了降低这种电路的噪声，应提高Vdsat,op ampCh.9#109,西电微电子：模拟集成电路设计,差分对的热噪声,为了降低这种电路的噪声，应提高负载管的Vdsat,op ampCh.9#110,g m 7,2,2,g m1,2,+2V1,1/f 1+,m 7,=2V 1+,1,t,2,1,W,(WL)K,g,L,1 P,2V12 1+m 7+2V12/f 1+,W,2,g m 7 L1 K P p,2,2,L K,g m1,西电微电子：模拟集成电路设计共源共栅运放的噪声,Vieq=2V1 1+其中V12=4kT 若考虑1/f噪声,23g m1,V1,21/f=,K N(WL)1 Cox f,而V72,1/f=,K P(WL)7 Cox f,所以Vieq,g m1 V12/f g m1,2 g m 7 2 V721/f g 2,2 p Cox()7 I D g m1(WL)7 K N 2 p Cox()7 I D L 2V1,t 1+2V1,1/f 1+2 7 N n op ampCh.9#111,2,=2V 1+,其中V1=4kT,1,西电微电子：模拟集成电路设计折叠式共源共栅运放的热噪声只考虑热噪声,Vieq,2 g m 7 g m 9 2 g m1 g m1,23g m1,op ampCh.9#112,g 2 1,2,g,g m 5(ro 5|ro 7)2 g m1(ro1|ro 3)2,m1,g(g+g)g,g,g m 5,1 g,g m1(ro1|ro 3)2,g,西电微电子：模拟集成电路设计两级运放的热噪声只考虑热噪声Vieq=2V12 1+m 3+2 4kT(g m5+g m 7)(ro 5|ro 7)2 2 23,=2V12 1+m 3+m5 2 m 7 m1 m1,2 2V12 1+m 3 m1,其中V12=4kT,23g m1,。可见，第一级增益足够大时，噪声由第一级决定!op ampCh.9#113,西电微电子：模拟集成电路设计,作业,第一题：习题9.3,op ampCh.9#114,