欢迎来到三一办公! | 帮助中心 三一办公31ppt.com(应用文档模板下载平台)
三一办公
全部分类
  • 办公文档>
  • PPT模板>
  • 建筑/施工/环境>
  • 毕业设计>
  • 工程图纸>
  • 教育教学>
  • 素材源码>
  • 生活休闲>
  • 临时分类>
  • ImageVerifierCode 换一换
    首页 三一办公 > 资源分类 > PPT文档下载  

    六章时序逻辑电路的分析和设计.ppt

    • 资源ID:5357415       资源大小:242.04KB        全文页数:26页
    • 资源格式: PPT        下载积分:10金币
    快捷下载 游客一键下载
    会员登录下载
    三方登录下载: 微信开放平台登录 QQ登录  
    下载资源需要10金币
    邮箱/手机:
    温馨提示:
    用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)
    支付方式: 支付宝    微信支付   
    验证码:   换一换

    加入VIP免费专享
     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
    5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。

    六章时序逻辑电路的分析和设计.ppt

    2023/6/29,数字电子技术,1,第六章 时序逻辑电路的分析和设计,6.1 时序逻辑电路的基本概念,6.1.1 时序逻辑电路的基本结构及特点,时序逻辑电路在任一时刻的输出信号不仅与当时的,输入信号有关,还与电路原来的状态有关。,时序逻辑电路不仅包含组合逻辑电路,还含有存储,电路,因而有记忆能力。,2023/6/29,数字电子技术,2,2023/6/29,数字电子技术,3,2023/6/29,数字电子技术,4,2023/6/29,数字电子技术,5,6.2 时序逻辑电路的分析方法,2023/6/29,数字电子技术,6,6.2.2 同步时序逻辑电路的分析举例,例6.2.1 分析右图所示时序电路,图6.2.1(FIASH),解:(1)写出各逻辑方程 同步时序电路的CP的逻辑表达式可不写 输出方程:Z=Q1n Q0 驱动方程:J0=1,K0=1 J1=XQ0n,K1=XQ0n,2023/6/29,数字电子技术,7,(2)将驱动方程代入JK触发器的特征方程,得,到次态方程:,驱动方程:J0=1,K0=1 J1=XQ0n,K1=XQ0n,状态方程:,2023/6/29,数字电子技术,8,(3)状态表、状态图、时序图,图6.2.2(FIASH),(4)逻辑功能:可控计数器,2023/6/29,数字电子技术,9,例6.2.2 分析右图所示时序电路,图6.2.4(FIASH),解:(1)写出各逻辑方程 输出方程:,驱动方程:,2023/6/29,数字电子技术,10,(2)将驱动方程代入D触发器特性方程得到次态方程,(3)列状态表、画状态图 和时序图,图6.2.6(FIASH),2023/6/29,数字电子技术,11,(4)逻辑功能:脉冲分配器,节拍脉冲产生器。电路仅001、010、100三个状态构成循环,为有效状态,而其余各状态均为无效状态。当电路处于无效状态时,在CP脉冲的作用后,电路能自动进入有效序列,电路具有自启动能力。,图6.2.5(FIASH),2023/6/29,数字电子技术,12,6.2.3 异步时序逻辑电路的分析举例,例:分析右图所示逻辑电路,解:(1)CP的逻辑表达式:CP0=CP CP1=Q0 输出方程:Z=Q1n Q0 驱动方程:D0=Q0n,D1=Q1n,图6.2.7(FIASH),2023/6/29,数字电子技术,13,(2)各触发器的次态方程:,(3)状态表、状态图、时序图,图6.2.8(FIASH),(4)逻辑功能:异步四进制减法计数器,2023/6/29,数字电子技术,14,6.3 同步时序逻辑电路的设计方法,2023/6/29,数字电子技术,15,6.3.2 同步时序逻辑电路设计举例,同步计数器设计步骤:(1)确定状态数和触发器个数。其中:M状态数 n触发器个数(2)列出状态表和驱动表。(3)按驱动表作驱动方程。(4)按驱动方程作逻辑图。(5)画出完整的状态图,检查设计的计数器能否自起动。,2023/6/29,数字电子技术,16,例:用JK触发器设计同步五进制递增计数器,解:,(1)五进制有5个状态,23 5,用三个触发器。,五进制递增计数器状态图:,2023/6/29,数字电子技术,17,(2)作状态表和驱动表,0 0 0,1 0 0,1 0 0,0 1 1,0 1 1,0 1 0,0 1 0,0 0 1,0 0 1,0 0 0,Q2n+1 Q1n+1 Q0n+1,J0 K0,J1 K1,J2 K2,Q2n Q1n Q0n,2023/6/29,数字电子技术,18,0 0 0,1 0 0,1 0 0,0 1 1,0 1 1,0 1 0,0 1 0,0 0 1,0 0 1,0 0 0,Q2n+1 Q1n+1 Q0n+1,J0 K0,J1 K1,J2 K2,Q2n Q1n Q0n,JK触发器状态图:,0 x 0 x 1 x,0 x 1 x x 1,0 x x 0 1 x,1 x x 1 x 1,x 1 0 x 0 x,2023/6/29,数字电子技术,19,K0=1,(3)作卡诺图求驱动方程,2023/6/29,数字电子技术,20,J1=Q0,K1=Q0,2023/6/29,数字电子技术,21,J2=Q1 Q0,K2=1,2023/6/29,数字电子技术,22,(4)逻辑图,2023/6/29,数字电子技术,23,(5)验证电路逻辑功能,并检查是否能“自启动”,自启动:在输入计数脉冲后能够自动转入,有效状态循环,将下列驱动方程,代入JK触发器的特征方程:,可得到状态方程,,2023/6/29,数字电子技术,24,2023/6/29,数字电子技术,25,真值表,0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1,Q2n+1 Q1n+1 Q0n+1,Q2n Q1n Q0n,次 态,现 态,按状态方程列出真值表:,10100000,01100110,00010000,2023/6/29,数字电子技术,26,真值表,111,001,000,010,101,110,011,100,能自启动,按真值表画出状态图:,

    注意事项

    本文(六章时序逻辑电路的分析和设计.ppt)为本站会员(sccc)主动上传,三一办公仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知三一办公(点击联系客服),我们立即给予删除!

    温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




    备案号:宁ICP备20000045号-2

    经营许可证:宁B2-20210002

    宁公网安备 64010402000987号

    三一办公
    收起
    展开