模块四集成触发器.ppt

,模块四 集成触发器,项目5 带锁存的抢答器,工作任务任务1：消抖电路的设计与制作任务2：带锁存的抢答器的设计与仿真学习目标重点掌握RS、JK、D、T、T触发器的功能熟练掌握不同触发器之间的转换及触发器的应用,主要要求：,了解触发器的基本特性和作用。,了解触发器的类型和逻辑功能的描述方法。,4.1 概述,一、触发器的基本特性和作用,Flip-Flop，简写为 FF，又称双稳态触发器。,一个触发器可存储 1 位二进制数码,触发器的作用,触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关；,触发器和门电路是构成数字电路的基本单元。,二、触发器的类型,根据逻辑功能不同分为,根据触发方式不同分为,根据电路结构不同分为,三、触发器逻辑功能的描述方法,主要有特性表、特性方程、驱动表(又称激励表)、状态转换图和波形图(又称时序图)等。,主要要求：,掌握与非门结构基本 RS 触发器的电路、逻辑功能和工作特点。,了解同步触发器的结构、工作特点和存在问题。,4.2 触发器的基本形式,掌握触发器的 0 态、1 态、置 0、置 1、触发方式、现态、次态和空翻等概念。,了解触发器逻辑功能的描述方法。,掌握 RS 触发器、D 触发器、JK 触发器的逻辑功能及其特性方程。,双稳态电路（Bistate Elements）,问题：由于电路没有输入，无法控制或改变它的状态。,电路有两个稳定工作状态：,一、基本 RS 触发器,(一)由与非门组成的基本 RS 触发器,1.电路结构及逻辑符号,置0端，也称复位端。R 即 Reset,置1端，也称置位端。S 即 Set,Basic Flip-Flop,工作原理,2.工作原理及逻辑功能,0,1,1,1 1,0,触发器被置 0,2.工作原理及逻辑功能,1,0,0,1 1,1,触发器被置 1,2.工作原理及逻辑功能,G1 门输出,G2 门输出,2.工作原理及逻辑功能,特性表,3.逻辑功能的特性表描述,与非门组成的基本 RS 触发器特性表,注意,波形分析举例,解：,初态为 0，故保持为 0。,不定状态出现在：两个输入有效后同时变为无效,结论：不允许在两个输入端同时加输入信号,a、信号同时存在时，两输出端均为高电平；,b、信号同时撤消时，FF的状态无 法确定；,(二)基本 RS 触发器的两种形式,触发器的状态 小结,0态、1态、不正常态,现态和次态,现态（Present State）：触发器在接收信号之前所处的状态，用Qn表示；,次态（Next State）：触发器在接收信号之后建立的新的稳定状态，用Qn+1表示。,称为“0”态，,称为“1”态，,基本RS触发器的应用,作为存储单元，可存储1位二进制信息。,其它功能触发器的基本组成部分。,构成单脉冲发生器,应用举例,利用基本RS触发器的记忆功能消除机械开关振动引起的干扰脉冲。,图4-4 机械开关（a）电路(b)输出电压波形,干扰脉冲,返回,A有0就置1,B有0就置0,图4-5利用基本RS触发器消除机械开关振动的影响（a）电路（b）电压波形,集成基本RS触发器,EN1时工作EN0时禁止,二、同步触发器,Synchronous Flip-Flop,实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。为此，需要增加一个时钟控制端 CP。,CP 即 Clock Pulse，它是一串周期和脉宽一定的矩形脉冲。,具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。,同步触发器是其中最简单的一种，而基本 RS 触发器称异步触发器。,(一)同步 RS 触发器,(一)同步 RS 触发器,工作原理,CP=0 时，G3、G4被封锁，输入信号 R、S不起作用。基本 RS 触发器的输入均为 1，触发器状态保持不变。,CP=1 时，G3、G4解除封锁，将输入信号 R 和 S 取非后送至基本 RS 触发器的输入端。,1.电路结构与工作原理,RS功能,R、S 信号高电平有效,2.逻辑功能与逻辑符号,解：,例 试对应输入波形画出下图中 Q 端波形。,原态未知,VCC,3.同步 RS 触发器的特性表与特性方程,特性表,RS 触发器功能也可用特性表与特性方程来描述。,特性方程指触发器次态与输入信号和电路原有状态之间的逻辑关系式。,(二)同步 D 触发器,(二)同步 D 触发器,1.电路结构、逻辑符号和逻辑功能,D,同步 D 触发器功能表,称为 D 功能,特点：Qn+1 跟随 D 信号,解：,例 试对应输入波形画出下图中 Q 端波形(设触发器 初始状态为 0)。,触发器,初始状态为 0,同步触发器在 CP=1 期间能发生多次翻转，这种现象称为空翻,2.D 触发器的特性表、特性方程、驱动表和状态转换图,由触发器现态和次态的取值来确定输入信号取值的关系表，又称激励表。,用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件。,它们是触发器逻辑功能的不同描述方法，也是时序逻辑电路逻辑功能的描述方法。,特性方程,Qn+1=D,D 触发器驱动表,0 00 11 01 1,00,11,无约束,Qn+1 在 D=0 时就为 0，与 Qn 无关。,0 00 11 01 1,0 1,D=1,D=0,D=0,D=1,Qn+1 在 D=1 时就为 1，与 Qn 无关。,2.D 触发器的特性表、特性方程、驱动表和状态转换图,同步D触发器状态转换图,(三)同步 JK 触发器,(三)同步 JK 触发器,功能表,电路结构,称为 JK 功能，即 JK=00 时保持；JK=11 时翻转；J K 时 Qn+1 值与 J 相同。,不变,Qn,置 0,0,翻转,置 1,1,0,特性表,特性方程,驱动表,0,无约束条件,状态转换图,0 1,J=0K=,1,1,0,J=1K=,J=K=0,J=K=1,解：,例 设触发器初始状态为 0，试对应输入波形画出 Q 端波形。,触发器初始状态为 0,(四)同步触发器的特点,同步触发器的触发方式为电平触发式,同步触发器的共同缺点是存在空翻,例：已知触摸开关电路如图所示，试分析电路的工作原理。判断S1、S2中哪一个是开？哪一个是关？,触摸开关电路,关,开,Q,S1按下：,S1弹起：,结论：,关,开,Q,S2按下：,S2弹起：,结论：,主要要求：,了解无空翻触发器的类型，掌握其工作特点。,能根据触发器符号识别其逻辑功能和触发方式，并进行波形分析。,4.3 无空翻触发器,Master-Slave Flip-Flop,Edge-Triggered Flip-Flop,一、无空翻触发器的类型和工作特点,工作特点：CP=1 期间，主触发器接收输入信号；CP=0 期间，主触发器保持 CP 下降沿之前状态不变，而从触发器接受主触发器状态。因此，主从触发器的状态只能在 CP 下降沿时刻翻转。(详见链接)这种触发方式称为主从触发式。,工作特点：只能在 CP 上升沿(或下降沿)时刻接收输入信号，因此，电路状态只能在 CP 上升沿(或下降沿)时刻翻转。这种触发方式称为边沿触发式。,主从触发器和边沿触发器有何异同？,只能在 CP 边沿时刻翻转，因此都克服了空翻，可靠性和抗干扰能力强，应用范围广。,相同处,电路结构和工作原理不同，因此电路功能不同。为保证电路正常工作，要求主从 JK 触发器的 J 和 K 信号在 CP=1 期间保持不变；而边沿触发器没有这种限制，其功能较完善，因此应用更广。,相异处,单击此处将跳过刚才讲过的主从RS触发器内容,给主从触发器提供反相的时钟信号，使它们在不同的时段交替工作。,主从 RS 触发器电路、符号和工作原理,表示时钟触发沿为下降沿,Q=Q从,主从 RS 触发器工作原理,CP=1 期间，主触发器接受输入信号，从触发器被封锁，使主从 RS 触发器状态保持不变。,BACK,Q=Q从,无空翻触发器的学习重点是根据逻辑符号识别其功能，理解其应用。下面介绍常用无空翻触发器的符号及其应用注意事项。,二、常用无空翻触发器及其符号,主从触发器,边沿触发器,具有异步端的边沿 JK 触发器,注意,(1)弄清时钟触发沿是上升沿还是下降沿？,(2)弄清有无异步输入端？异步置 0 端和异步置 1 端是低电平有效还是高电平有效？,(4)边沿触发器的逻辑功能和特性方程与同步触发器的相同，但由于触发方式不一样，因此，它们的逻辑功能和特性方程成立的时间不同。边沿触发器的逻辑功能和特性方程只在时钟的上升沿(或下降沿)成立。,(3)异步端不受时钟 CP 控制，将直接实现置 0 或置 1。触发器工作时，应保证异步端接非有效电平。,三、边沿触发器工作波形分析举例,解：,例设触发器初态为 0，试对应输入波形画出 Q1、Q2 的波形。,D 触发器特性方程为 Qn+1=D,功能是翻转,因此,1,0,触发器初态为 0,该电路的功能是：在时钟触发沿到达时状态发生翻转，这种功能称为计数功能，相应触发器称为计数触发器。,解：,例设触发器初态为 1，试对应输入波形画出 Q1、Q2 的波形。,触发器初态为 1,1,0,1,0,触发器初态为 1,1.集成主从JK触发器,四、集成 触发器,与输入主从JK触发器的逻辑符号,2.集成边沿 JK 触发器,74LS112为CP下降沿触发。CC4027为CP上升沿触发，且其异步输入端RD 和SD 为高电平有效。,注意,带清零端和预置端的主从JK触发器的逻辑符号,例：画出上升沿翻转的D触发器的输出端Q的波形。,解：在波形图时，应注意以下两点：（1）触发器的触发翻转发生在CP的上升沿。（2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。,边沿触发器只有CP的上升沿或下降沿瞬间才能接受控制输入信号，改变状态，因此在一个时钟脉冲下，触发器最多只能翻转一次，从根本上杜绝了空翻的现象。,1.集成同步 D 触发器,CP1、2,CP3、4,POL1时，CP1有效，锁存的内容是CP下降沿时刻D的值；POL0时，CP0有效，锁存的内容是CP上升沿时刻D的值。,集成 D触发器,2.集成边沿 D 触发器,注意：CC4013的异步输入端RD 和SD 为高电平有效。,1边沿触发器采用了边沿触发方式，克服了空翻现象；,2不同的触发方式是采用不同的触发器结构来实现的。,如果维持阻塞D触发器的输入信号刚好在CP脉冲的上升沿发生改变是否允许？如不允许，对输入信号有什么要求？,结论,思考,建立时间（Setup Time）Tset，输入端数据D在时钟上升（下降）沿到来之前应稳定的时间。对于维持阻塞D触发器，Tset=2tPD。,建立时间和保持时间,保持时间（Hold Time）Th，输入端数据D在时钟上升（下降）沿过去以后应稳定的时间。对于维持阻塞D触发器，Th=1tPD。,将JK触发器的输入端J、K连在一起作为一个输入（即T）引出，则称为T触发器。T触发器具有保持和翻转的功能，其特征方程是：,若令T 始终为1，则T触发器称为T触发器，它仅具有翻转的功能，其特征方程为：,5.4 T和T 触发器,逻辑符号：,特征方程：,cp,cp,功能：维持、翻转,功能：翻转,特征方程：,特性表,状态图,时序图,触发器,状态图,时序图,触发器,主要要求：,掌握常用触发器的工作特点、符号、逻辑功能和特性方程，会画工作波形。,了解触发器各种逻辑功能间的转换方法。,5.4 触发器的应用,理解触发器及其简单应用电路的分析方法。,4.5 时钟触发器的功能分类及转换,4.5.1 时钟触发器功能分类,一、RS-FF 和 JK-FF 触发器,(一)RS 型触发器,符号,特性表,Q n,1,0,不用,保持,置1,置0,不许,特性方程,约束条件,CP 下降沿 时刻有效,延迟输出(主从),(二)JK 型触发器,符号,特性表,Q n,0,1,保持,置0,置1,翻转,特性方程,CP下降沿 时刻有效,(一)D 型触发器,符号,特性表,特性方程,CP 上升沿 时刻有效,置 0,置 1,二、D 型、T 型和 T 型触发器,(二)T 型触发器,保持,翻转,CP 下降沿时刻有效,(三)T 型触发器,翻转,CP 下降沿时刻有效,4.5.2 不同类型时钟触发器间的转换,一、转换方法,(一)转换要求,(二)转换步骤：,1.写已有、待求触发器的特性方程；,2.将待求触发器的特性方程变换为与已有触发器一致；,3.比较两个的特性方程，求出驱动方程；,4.画电路图。,已有集成触发器：D、JK,二、JK D、T、T、RS,“JK”的 特性方程：,(一)JK D,“D”的 特性方程：,转换图,驱动方程：,二、JK D、T、T,“JK”的 特性方程：,转换图,(二)JK T,“T”的 特性方程：,驱动方程：,(三)JK T,“T”的特性方程：,即：T=1,转换图,驱动方程：,转换图,(一)D T,T：,三、D T、T,D：,(三)D T,T：,转换图,二、触发器的应用与分析举例,触发器由门电路构成，因此，门电路的应用注意事项在这里多适用。例如，TTL 触发器的输入端悬空相当于输入高电平，而 CMOS 触发器的输入端不允许悬空。,应用注意,实际工作中，应根据需要选定触发器的功能和触发方式。例如：同步触发器通常只用于数据锁存，构成计数器、移位寄存器时一般要用边沿触发器。,例 下图为分频器电路，设触发器初态为 0，试画出 Q1、Q2 的波形并求其频率。,解：,fQ1=fCP/2=2 MHz，fQ2=fCP/4=1 MHz,CP,对 CP 二分频,对 CP 四分频,解：,例 试对应输入波形画出下图电路的输出波形。,例：电路如图，已知D触发器为正边沿翻转的边沿触发器，JK触发器为负边沿翻转的边沿触发器。试画出 Q 端的波形，设触发器的初态为Q=0。,RS触发器用作寄存器,项目5 带锁存的抢答器,工作原理,该电路具有如下功能：（1）开关S 作为总清零及允许抢答控制开关（可由主持人控制），当开关S 被按下时抢答电路清零，松开后则允许抢答。输入抢答信号由抢答按钮开关S1S3实现。（2）若有抢答信号输入（开关S1S3 中的任何一个开关被按下）时，与之对应的指示灯被点亮。此时再按其他任何一个抢答开关均无效，指示灯仍“保持”第一个开关按下时所对应的状态不变。,该电路作为抢答信号的接收、保持和输出的基本电路。S 为手动清零控制开关，S1S3 为抢答按钮开关。,电路中，6个二输入与非门采用两个74LS00，3个三输入与非门采用两片74LS20。,4人智力竞赛抢答器,例1：四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。,电路的核心是74LS175四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。,三、触发器应用举例,1Q,1D,2Q,2D,GND,4Q,4D,3Q,3D,时钟,清零,USC,公用清零,公用时钟,74LS175管脚图,+5V,D1,D2,D3,D4,CLR,CP,赛前先清零,输出为零发光管不亮,D1,D2,D3,D4,CLR,CP,+5V,反相端都为1,1,D1,D2,D3,D4,CLR,CP,+5V,若有一按钮被按下，比如第一个按钮。,0,这时其它按钮被按下也没反应。,0,实训电路,74LS147二十进制(8421)优先编码器,74LS48与共阴极数码管配合使用字符显示译码器,七段显示器实验中用的型号为WT5101BSD是共阳极数码管由74LS48驱动,？如何与抢答器电路联接，显示抢答成功者的编号。,F,Q1,1D,FF,=1,C1,CP,例 下图为分频器电路，设触发器初态为 0，试画出 Q1、Q2 的波形并求其频率。,解：,CP,Q,例2：用JK触发器构成多路开关电路,例3：用D触发器组成分频电路,工作原理:请参见教材,触发器和门电路是构成数字系统的基本逻辑单元。前者具有记忆功能，用于构成时序逻辑电路；后者没有记忆功能，用于构成组合逻辑电路。,本章小结,触发器有两个基本特性：有两个稳定状态；在外信号作用下，两个稳定状态可相互转换，没有外信号作用时，保持原状态不变。因此，触发器具有记忆功能，常用来保存二进制信息。,一个触发器可存储 1 位二进制码，存储 n 位二进制码则需用 n 个触发器。,触发器的逻辑功能是指触发器的次态与现态及输入信号之间的逻辑关系。其描述方法主要有特性表、特性方程、驱动表、状态转换图和波形图(又称时序图)等。,触发器根据逻辑功能不同分为,根据触发方式不同分为,根据是否受时钟控制分为,基本 RS 触发器是构成各种触发器的基础。它的输出受输入信号直接控制，不能定时控制，常用作集成触发器的辅助输入端，用于直接置 0 或直接置 1。,使用时须注意弄清它的有效电平，并满足约束条件。,基本 RS 触发器,同步触发器、主从触发器和边沿触发器,不同触发方式的工作特点,正电平触发式触发器的状态在 CP=1 期间翻转，在 CP=0 期间保持不变。电平触发式触发器的缺点是存在空翻现象，通常只能用于数据锁存。,主从触发器由分别工作在时钟脉冲 CP 不同时段的主触发器和从触发器构成，通常只能在 CP 下降沿时刻状态发生翻转，而在 CP 其它时刻保持状态不变。它虽然克服了空翻，但对输入信号仍有限制。,分析触发器时应弄清楚触发器的功能、触发方式和触发沿(或触发电平)，并弄清楚异步输入端是否加上了有效电平。,边沿触发器只能在 CP 上升沿(或下降沿)时刻接收输入信号，其状态只能在 CP 上升沿(或下降沿)时刻发生翻转。它应用范围广、可靠性高、抗干扰能力强。,(一)触发器五种逻辑功能的比较,无约束，但功能少,无约束，且功能强,令 J=K=T即可,令J=K=1即可,