内存储器接口的基本技术.ppt

第四章 内存储器接口的基本技术,教学内容（2学时）存储器的分类、指标和系统结构的概念 内存条技术的发展半导体存储器的主要技术指标 常用半导体存储器2114、2716、2164芯片的工作原理及技术指标和特点,教学目标 熟悉半导体存储器的工作原理和应用情况 掌握常用半导体存储器芯片的技术指标,教学重点及难点半导体存储器的分类常用半导体存储器芯片的技术指标和特点半导体存储器芯片的工作原理（难点）,存储器是计算机系统中必不可少的组成部分，用来存放计算机系统工作时所用的信息程序和数据。分为内存储器(简称内存)和外存储器(简称外存)，内存储器又称为主存储器(简称主存)，外存储器又称为辅助存储器(简称辅存)。内存储器通常是由半导体存储器组成，而外存储器的种类较多，通常包括磁盘存储器、光盘存储器及磁带存储器等。,4.1 三种典型的半导体存储芯片,4.1.1 存储器的分类,MOS,内存储器,ROM,RAM,双极型,静态SRAM 动态DRAM,掩膜 ROM 可编程 PROM 光可擦写 EPROM电可擦除式 EEPROM,半导体存储器(内存储器）分类,半导体存储器,半导体存储器从使用功能上来分，可分为：读写存储器RAM（Random Access Memory）又称为随机存取存储器；只读存储器ROM（Read Only Memory）两类。,RAM主要用来存放各种现场的输入、输出数据，中间计算结果，与外存交换的信息和作堆栈用。它的存储单元的内容按需要既可以读出，也可以写入或改写。,ROM的信息在使用时是不能改变的，也即只能读出，不能写入故一般用来存放固定的程序，如微型机的管理、监控程序，汇编程序等，以及存放各种常数、函数表等。,一、RAM特点：1）存储单元信息能读能写；2）任意单元读写时间基本一致；3）断电后信息立即消失,1双极型RAM的特点(了解)（1）存取速度高。（2）以晶体管的触发器（F-FFlip-Flop）作为基本存储 电路，故管子较多。（3）集成度较低（与MOS相比）。（4）功耗大。（5）成本高。所以，双极型RAM主要用在速度要求较高的微型机中或作为cache。,2MOS RAM可分为静态（Static）RAM（有时用SRAM表示）和动态（Dynamic）RAM（有时用DRAM表示）两种。（1）SRAM的特点6管构成的触发器作为基本存储电路。集成度高于双极型，但低于动态RAM。不需要刷新，故可省去刷新电路。功耗比双极型的低，但比动态RAM高。易于用电池作为后备电源（RAM的一个重大问题是当电源去掉后，RAM中的信息就会丢失。为了解决这个问题，就要求当交流电源掉电时，能自动地转换到一个用电池供电的低压后备电源，以保持RAM中的信息）。存取速度较动态RAM快。,（2）DRAM的特点 基本存储电路用单管线路组成（利用分布的电容来保存信息）。集成度高。比静态RAM的功耗更低。价格比静态便宜。因动态存储器靠电容来存储信息，由于总是存在着泄漏电流，故需要定时刷新。典型的是要求每隔1ms刷新一遍。,二、ROM特点：1)存储单元的信息只能读，不能写；2)掉电后信息不丢失1）掩模ROM早期的ROM由半导体厂按照某种固定线路制造的，制造好以后就只能读不能改变。2）可编程序的只读存储器PROM（Programmable ROM）为了便于用户根据自己的需要来写ROM，就发展了一种PROM，可由用户对它进行编程，但这种ROM用户只能写一次。3）可擦去的可编程只读存储器EPROM（Erasable PROM)EPROM可以由用户自行写入，信息可以用紫外线灯照射擦出；UVEPROM的写入速度较慢，而且需要一些额外条件，故使用时仍作为只读存储器来用。4）电可擦去的可编程只读存储器EEPROM（Electrically EPROM）可用电信号进行擦出和改写的存储器。,三、闪速存储器,特点：快擦型、非挥发性存储器用途：便携式计算机PC卡存储器（固态硬盘）存放主板和显卡上的BIOS（代替EPROM BIOS）闪盘（U盘）,4.1.2 半导体存储器芯片的发展,内存条芯片的发展（了解）1）使用DRAM；（集成度高、容量大、价格低、存取速度低）2）发展（1）SDRAM（Synchronous DRAM 同步DRAM）在一个CPU时钟周期内可完成数据的访问和刷新，采用双存储体结构 例：PC133 SDRAM、PC166 SDRAM（2）DDR SDRAM(Double Data Rate SDRAM 双倍数据速率 SDRAM）允许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准SDRAM的2倍例：DDR200、DDR266（数据传输率：266MHz，时钟频率为其一半）（3）DDR2 SDRAM在DDR基础上新增4位预取（4）DDR3 SDRAM在DDR基础上新增8位预取,4.1.3 半导体存储器的结构框图,图4-2 内存储器的基本结构,半导体存储器的基本结构存储器中的数据组织存储字：计算机系统中作为一个整体一次存放或取出内存储器的数据称为存储字。8086/8088系统中 内存是以字节编址的，其地址为最低存储单元的地址,4.1.4 半导体存储器的主要技术指标,1.存储容量存储器可以容纳的二进制信息量，以存储器中存储地址寄存器MAR(地址线数)的编址数与存储字位数的乘积表示。例如，某存储器芯片的MAR为16位，存储字长为8位，则其存储容量为216x 8位=64Kx8b，64K即16位的编址数；2.存储速度存取时间(Acces Time)TA，从启动一次存储器操作，到完成该操作所经历的时间。例如在存储器读操作时，从给出读命令到所需要的信息稳定在MDR(存储数据寄存器)的输出端之间的时间间隔，即为“存取时间”;存储周期(Memor Cycle)TNc，启动两次独立的存储器操作之间所需的最小时间间隔。通常存储周期TMc略大于存取时间TA。存储速度取决于内存储器的具体结构及工作机制。3可靠性存储器的可靠性用MTBF(MeanTimeBetweenFailures，平均故障间隔时间)来衡量，MTBF越长，可靠性越高，内存储器常采用纠错编码技术来延长MTBF以提高可靠性。另有，性能价格比等,1.存储容量与地址信号线和数据信号线之间的关系例1：已知存储芯片容量为8k*4b，至少需要多少地址线寻址，需要多少数据线？,地址线：13根；数据线：4根,例2：已知某SRAM芯片的地址线16根、数据线8根，求存储芯片容量,存储芯片容量为64k*8b,2.已知芯片容量和起始地址，求最大地址。,因为 8k10,0000,0000,0000B=2000H 则：最大地址起始地址芯片容量1 3000H+2000H-1H 4FFFH,小知识：1K=400H 2K=800H 4K=1000H 8K=2000H,例3：已知存储芯片容量为8k*4，起始地址为3000H,求最大地址？,6116引脚和结构框图,1.SRAM芯片HM6116（2K*8）,4.1.5 三种半导体存储器芯片简介,HM6116是一种2048x 8位的高速静态MOS随机存取存储器 其基本特征是：(1)高速度存取时间为l00ns120ns150ns200ns(2)低功耗运行时为150mW，空载时为100mW；(3)与TTL兼容；(4)管脚引出与标准的2KX 8的芯片(例如2716芯片)兼容；(5)完全静态无需时钟脉冲与定时选通脉冲。,HM6116芯片的存储容量为2K 8位，片内有16384(即16K)个存储单元，排列成128x128的矩阵，构成2K个字，字长8位，可构成2KB(B字节)的内存。该芯片有11条地址线，双译码方式。分成7条行地址线A4-A1o，4条列地址线Ao-A3；一个11位地址码选中一个8位存储字，需有8条数据线I/O1I/O8与同一地址的8位存储单元相连，由这8条数据线进行数据的读出与写入,2.DRAM Intel 2164A芯片（64K*1）了解,2164芯片工作原理,片内地址译码特点：2164A的片内有64K*1位芯片。有(65536)个内存单元，有64K个存储地址，每个存储单元存储一位数据，片内要寻址64K个单元，需要16条地址线，为了减少封装引脚，地址线分为两部分行地址和列地址，芯片的地址引脚只有8条，片内有地址锁存器，可利用外接多路开关，由行地址选通信号RAS将先送入的8位行地址送到片内行地址锁存器，然后由列地址选通信号CAS将后送入的8位列地址送到片内列地址锁存器。16位地址信号选中64K个存储单元中的一个单元。,存储阵列特点：2164A芯片中的64K存储体由4个128*128的存储矩阵组成,读写操作特点：每个128*128的存储矩阵，由7条行地址和7条列地址进行选择。7位行地址经过译码产生128条选择线，分别选择128行中的一行；7位列地址经过译码产生128条选择线，分别选择128列中的一列。7位行地址RAo-RA6(即地址总线的Ao-A6)和7位列地址CAo-CA6(即地址总线的A8A14)可同时选中4个存储矩阵中各一个存储单元，然后由RA7与CA7(即地址总线中的A7和A1）经1：4 I/O门电路选中1个单元进行读写。,刷新操作特点：送入7位行地址同时选中4个存储矩阵的同一行，即对4*128512个存储单元同时进行刷新。,Intel2164A的数据线是输入和输出分开的，由WE信号控制读写。当WE为高电平时，为读出，所选中单元的内容经过输出三态缓冲器，从DOUT引脚读出；当WE为低电平时，为写入，DIN引脚上的内容经过输入三态缓冲器，对选中单元进行写入。,Intel2164A芯片无专门的片选信号，一般行选通信号和列地址选通信号也起到了片选的工作。,3.EPROM芯片Intel 2732A（4K*8）,2732A的方式选择,教学内容（2学时）存储器系统设计的方法存储器芯片与CPU的连接，存储器芯片的位扩充和字扩充方式、地址扩充教学目标 要求学生了解为什么要进行存储器扩展 掌握存储器芯片的扩充的常用方法 掌握存储器系统分析方法 了解存储器系统的设计教学重点及难点存储器芯片的位/字扩充方式的方法及地址分配存储器系统设计中地址译码部分的设计与分析（重、难点）,4.2 内存储器接口的基本技术,设计存储器系统的主要工作，有三部分内容：(1)地址线的连接可以根据所选用的半导体存储器芯片地址线的多少，把CPU的地址线分为芯片外(指存储器芯片)地址和芯片内的地址，片外地址经地址译码器译码后输出，作为存储器芯片的片选信号，用来选中CPU所要访问的存储器芯片。片内地址线直接接到所要访问的存储器芯片的地址引脚，用来直接选中该芯片中的一个存储单元。(2)数据线的连接CPU的8位数据线与存储芯片的地址线相连。(3)控制线的连接即如何用CPU的存储器读写信号与存储器芯片的控 制信号线连接，以实现对存储器的读写操作。以及片选信号线的来连接。,4.2.1 8位微型计算机系统中的存储器接口,集成译码器及应用-74ls138译码器,图 4-10 74LS138译码器的引脚排列和逻辑电路,表4-3 74LS138的功能表 P131,外部译码电路的方法介绍,1.全译码法 CPU的全部地址线都参加译码，用译码器的输出作片选信号。这样，存储器的每个单元都有唯一的确定的地址。2.部分译码法 将部分地址线参加译码，用译码器的输出作片选信号。有地址重叠。3.线译码法 用cpu地址总线中某一高位线作为存储芯片的片选信号，有地址重叠，不允许地址扩充。,（1）线选法分析（P134）,存储器分析举例（设CPU的地址总线为16根）,CE,线选法,A0A10HM6116,A19 A18 A17 A16 A15 A14 A13 A12 A11A10 A0,SRAM,EPROM,x x 1 0 x x x x x 0 0,x x 1 0 x x x x x 1 1,x x 0 1 x x x x x 0 0,x x 0 1 x x x x x 1 1,注意：线选法会导致地址重叠和地址冲突，在设计 存储器系统时，必须避免地址冲突；对一个存储单元有多个地址编码相对应，可以采用 基址编码方式，即将任意信号的地址线视为“0”。,（2）用 256*4 的片子组成 1k*8 的存储器 地址线（210=1k）需 10 根（片内 8 根，片选 2 根）数据线 8 根 控制线 IO/M 和 WR、RD,。,部分译码法,需 8 个芯片,（3）用1k*4 的片子 2114 组成 2k*8 的存储器 地址线（211=2048）需 11 根（片内 10 根，片选 1 根）数据线 8 根 控制线 IO/M 和 WR、RD,CPU,全译码方式,需 4 个芯片,例1：教材上的例子 EPROM由2732构成，SRAM由6116构成,求每片芯片的地址范围？（P129）,0,1,1111,100,0,0,0,001,图 4-9,存储器的地址分配：A19 A18 A17 A16 A15 A14 A13 A12 A11A10 A9 A8 A7 A0 EPROM 1#1 1 1 1,1 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0 F8000 h 1 1 1 1,1 0 0 0,1 1 1 1,1 1 1 1,1 1 1 1 F8FFF h EPROM 2#1 1 1 1,1 0 0 1,0 0 0 0,0 0 0 0,0 0 0 0 F9000 h 1 1 1 1,1 0 0 1,1 1 1 1,1 1 1 1,1 1 1 1 F9FFF h EPROM 3#1 1 1 1,1 0 1 0,0 0 0 0,0 0 0 0,0 0 0 0 FA000 h 1 1 1 1,1 0 1 0,1 1 1 1,1 1 1 1,1 1 1 1 FAFFF h EPROM 4#1 1 1 1,1 0 1 1,0 0 0 0,0 0 0 0,0 0 0 0 FB000 h 1 1 1 1,1 0 1 1,1 1 1 1,1 1 1 1,1 1 1 1 FBFFF h SRAM 1#1 1 1 1,1 1 0 0,0 0 0 0,0 0 0 0,0 0 0 0 FC000 h 1 1 1 1,1 1 0 0,0 1 1 1,1 1 1 1,1 1 1 1 FC7FF h SRAM2 2#1 1 1 1,1 1 0 0,1 0 0 0,0 0 0 0,0 0 0 0 FC800 h 1 1 1 1,1 1 0 0,1 1 1 1,1 1 1 1,1 1 1 1 FCFFF h SRAM 3#1 1 1 1,1 1 0 1,0 0 0 0,0 0 0 0,0 0 0 0 FD000 h 1 1 1 1,1 1 0 1,0 1 1 1,1 1 1 1,1 1 1 1 FD7FF h SRAM 4#1 1 1 1,1 1 0 1,1 0 0 0,0 0 0 0,0 0 0 0 FD800 h 1 1 1 1,1 1 0 1,1 1 1 1,1 1 1 1,1 1 1 1 FDFFF h,小结1.区分片内地址信号线和片间地址信号线；2.根据片间地址信号线的信号组合，确定每片存储芯片 片选有效3.每片芯片的片内地址信号的变化为：全0全1；存储器地址单元数存储器位数 4.存储器所需芯片数 存储芯片单元数存储芯片位数,确定芯片数量及关系 选取2732（4k*8）芯片构成8KBEPROM，6116（2K*8）芯片构成4KBRAM 各2片2.存储器的地址分配 A15 A14 A13 A12 A11A10 A9 A8 A7 A0 EPROM 1#0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0 0000 h 0 0 0 0,1 1 1 1,1 1 1 1,1 1 1 1 0FFF h EPROM 2#0 0 0 1,0 0 0 0,0 0 0 0,0 0 0 0 1000 h 0 0 0 1,1 1 1 1,1 1 1 1,1 1 1 1 1FFF h RAM 1#0 0 1 0,0 0 0 0,0 0 0 0,0 0 0 0 2000 h 0 0 1 0,0 1 1 1,1 1 1 1,1 1 1 1 27FF h RAM 2#0 0 1 0,1 0 0 0,0 0 0 0,0 0 0 0 2800 h 0 0 1 0,1 1 1 1,1 1 1 1,1 1 1 1 2FFF h,例2：试设计一个12KB的存储器系统，其低8KB为EPROM，高4KB为RAM。地址从0000H开始。,3.电路设计（重点：译码系统设计）,IO/M,例3 某一存储器系统如右图所示：（1）内存芯片#1的存储容量是多少？地址范围是多少？（2）内存芯片#2的存储容量是多少？地址范围是多少？（3）若要将1芯片的地址范围变为38000H3FFFFH，,其片选信号,应与138译码器的哪一个输出端相连？,(1)15#1芯片的存储容量是2*8位=32KB地址范围为：20000H27FFFH，如下所示：,(2)15#2芯片的存储容量是2*8位=32KB地址范围为：00000H07FFFH，如下所示：,（3）#1的地址范围若改变为：38000H3FFFFH，如下所示：,138译码器的CBA为111，故应与138译码器的 输出端相连,例4 某一存储器系统如图所示，请回答下列问题。（要求写出分析过程),（1）内存芯片1#的存储容量是多少？地址范围是多少？（2）内存芯片2#的存储容量是多少？地址范围是多少？,2）片选线：1#芯片 A13=0 2#芯片 A12A11=0,分析：1）该电路采用片选法，必须考虑避免出现地址冲突；,3）译码分析1#芯片 A130片选有效 A121避免2#片选有效2#芯片 A12 V A110片选有效 A131避免1#片选有效,4.3 16位微型计算机系统中的内存储器接口,4.3.1 16位微型计算机系统中的奇偶存储体,4.3.2 8088/8086的存储访问操作 1 字节访问和字访问8088是准16位微处理器，其外部数据总线为8位，内部寄存器和运算器为 16位，一个总线周期只能访问一个字节 字操作，必须用两个总线周期，第一个总线周期访问低位字节、第二个总线周期访问高位字节。8086是标准的16位微处理器，其外部数据总线为16位，每个存储周期可以 访问存储器中的8位或16位信息。字操作 1)若变量的地址为偶地址(即字变量的低字节在偶地址单元，高字节在奇地址单元)，则8086将用一个总线周期访问该字变量；2)若变量的地址为奇地址(即字变量的低字节在奇地址单元，高字节在偶地址单元)，则8086要用两个连续的总线周期才能访问该字变量，每个周期访问一个字节。,2“对准的”字与“未对准的”字 8086CPU能同时访问奇存储体和偶存储体中的一个字节 以组成一个存储字 1)对准的字：要访问的16位字的低8位存放在偶存储体中，2)未对准字：要访问的16位字的低8位存放在奇存储体中，非规则的存放字。必须用两个总线周期才能访问该字。,习题4.6,8086CPU执行MOV 2001H,AX指令,从取指令到执行指令最少需要多少时间?设时钟频率为5MHz,该指令机器码为4个字节,存放在1000H:2000H开始的4个单元。解答：见P69页，一个总线周期最少需要4个T状态T状态的周期：T=1/5MHz=0.2S一个总线周期=4T=4 0.2S=0.8S由于指令MOV 2001H,AX存放在1000H:2000H开始的4个单元中,且是偶地址开始,因此CPU在读指令机器码是是“字对准”的,读一个字只需要一个总线周期,读2个字(4个单元)需要2个总线周期.。但是在执行指令MOV 2001H,AX时，是将AX中的数送到DS：2001H开始的存储器单元中，属于非规则存储，因此需要分2个总线周期才能将AX中的数据送到DS：2001H开始的2个存储器单元中因此包括取指令和执行指令共需要4个总线周期从取指令到执行指令最少需要多少时间=40.8S=3.2S,例题：有一个8086CPU与半导体存储器芯片的接口如图521所示，其中存储器芯片#1-#8为SRAM芯片6116；#9-#16为PROM芯片2732。试分析该接口电路的工作特性，计算RAM区和ROM区的地址范围(内存为字节编址)。,A0(库选）偶,BHE(库选）奇,偶地址库A00,奇地址库A01,8 6 4 2,7 5 3 1,000,0,000,A01,偶地址库A00,15 13 11 9,奇地址库A01,16 14 12 10,A15 1 A14 0 A13 0,1111,SRAM芯片的的地址分配(部分译码法，设A19A16为0000）A15 A14 A13 A12 A11A10 A9 A8 A7 A6A5 A4 A3 A2 A1A0 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1A0 1#0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0 00000h 0 0 0 0,1 1 1 1,1 1 1 1,1 1 1 0 00FFFh 偶地址2#0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 1 00000h 0 0 0 0,1 1 1 1,1 1 1 1,1 1 1 1 00FFFh 奇地址3#0 0 0 1,0 0 0 0,0 0 0 0,0 0 0 0 01000h 0 0 0 1,1 1 1 1,1 1 1 1,1 1 1 0 01FFFh 偶地址4#0 0 0 1,0 0 0 0,0 0 0 0,0 0 0 1 01000h 0 0 0 1,1 1 1 1,1 1 1 1,1 1 1 1 01FFFh 奇地址5#0 0 1 0,0 0 0 0,0 0 0 0,0 0 0 0 02000h 0 0 1 0,1 1 1 1,1 1 1 1,1 1 1 0 02FFFh 偶地址6#0 0 1 0,0 0 0 0,0 0 0 0,0 0 0 1 02000h 0 0 1 0,1 1 1 1,1 1 1 1,1 1 1 1 02FFFh 奇地址7#0 0 1 1,0 0 0 0,0 0 0 0,0 0 0 0 03000h 0 0 1 1,1 1 1 1,1 1 1 1,1 1 1 0 03FFFh 偶地址8#0 0 1 1,0 0 0 0,0 0 0 0,0 0 0 1 03000h 0 0 1 1,1 1 1 1,1 1 1 1,1 1 1 1 03FFFh 奇地址,作业：4.1（3）、4.2、4.3、4.4、4.7、4.8,