光刻与刻蚀工艺.ppt

第八章 光刻与刻蚀工艺,引言：光刻是集成电路工艺中的关键技术，其构想源于照相中复印技术，如果把掩膜版看成照相的底片，那么光刻就相当于在硅片表面上复印掩膜版图形。光刻在集成电路制造中的应用是按照掩膜版图形在指定区域的硅片表面上开窗口，为选择扩散，选择注入，选择淀积,选择氧化做好窗口。随着集成电路的不断发展窗口的尺寸越来越小，当线条或窗口宽度小于1um即亚微米时，光刻的难度也加大，因此要求光刻做到:,1.高分辨率；（线宽）2.高灵敏度的光刻胶；（光刻胶的感光速度）3.低缺陷；4.精密套刻对准；5.大尺寸硅片的加工。,光刻的定义：光刻是一种图形复印和化学腐蚀相结合的精密表面加工技术。光刻的目的：光刻的目的就是在二氧化硅或金属薄膜上面刻蚀出与掩膜版完全对应的几何图形，从而实现选择性扩散和金属薄膜布线的目的。,8.1 光刻的工艺流程,光刻主要由曝光、显影、刻蚀等主要步骤组成。为了增强图案传递的精确性和可靠性，整个过程还包括涂胶、去水烘烤（Dehydration)，涂底（Priming),软烤（Soft Bake)和硬烤(Hard Bake)等步骤。,8.1 光刻胶,光刻胶特性：临时覆盖在硅片上的光阻；将设计图形转移到光阻上；IC制造中最重要的工艺步骤；占整个硅片工艺时间的4050%；确定最小特征尺寸；,8.1.0 光刻胶 光刻胶是一种对光敏感的聚合物，受到光辐照之后发生光化学反应，其内部分子结构发生变化，在显影液中光刻胶感光部分与未感光部分的熔解速度相差非常大。由三种成分组成：感光剂（Sensitizer)，树脂(Resin)，溶剂(Solvent)，根据对光作用后产生的不同化学反应，把光刻胶分成两类：正胶、负胶。所谓负胶是指那些在紫外线光照射下，胶发生交联聚合反应的那种光刻胶。相反正胶指在uv照射下，胶发生分解，变成可溶于碱性溶液的那类光刻胶。,光刻胶对UV特别敏感，但对其它波长的光，如红色，桔色，黄色光不太敏感，因此光刻间被图成黄色，工作人员也不必象洗相片那样在暗室里工作。现在工艺上更愿意使用正胶。,光刻胶要求：1 高精度；2 高光阻敏感度；3 精确对准；4 精确工艺参数控制；5 低缺陷密度。,光刻工艺流程,清洗掉污染、颗粒，减少针孔和其他缺陷；改善光刻胶附着性；基本方法：化学清洗、冲洗、干燥法老式方法：高压氮气吹洗、高压水流、旋转擦洗,从硅片上移出水汽、改善光刻胶与硅片附着性。,涂胶 先将光刻胶喷涂到硅表面上，然后旋转托盘，将托盘上的硅片也达到高速旋转，几千转/分，借着旋转中离心力作用胶均匀布满硅表面，有少数粘在片上，其余被甩掉。转速决定了胶膜的厚度。,光刻胶与SiO2的附着情况 SiO2是亲水性的，光刻胶是疏水性的，SiO2可以从空气中吸附水分子，含水的SiO2会使光刻胶的附着力降低，这样形成的光刻胶图形可能出现整体或局部的脱落现象。因此在涂胶前，需要对硅片进行去水处理，这称为去水烘培。烘培后的硅片再涂上一层增加光刻胶与SiO2附着力的化合物HMDS,8.1.2 前烘也称软烘(soft bake)涂胶后的硅片，须在一定温度(80左右)下烘干20分钟，目的是使胶中的溶剂挥发，同时加强胶与硅片表面的粘附。前烘是热处理过程，其温度与时间必须严格的控制，要不然对光刻胶的性能产生严重影响。如果温度过低，胶中熔剂挥发的时间过长。温度过高，胶表面比胶中挥发的快，引起表面粗造。时间的长短，引起胶中的熔剂含量变化，导致显影后图形的精度受到影响。前烘有三种方法：1 利用热空气对流；2 利用红外线辐射；3 利用热垫板的热传导,8.1.3 曝光 曝光是使受光照的光刻胶膜发生光化学反应，即感光。它不仅确定了图案的精确形状和尺寸、而且要完成顺序两次光刻图案的准确套制。根据曝光的光源，可分为：光学曝光、软X射线曝光、电子束曝光和离子束曝光。光学曝光，由于掩膜的位置不同，又可分为接触式曝光、接近式曝光及投影式曝光。1、光学曝光光刻机曝光原理,光源,要求波长短强度大稳定两种紫外光源:高压汞灯 准分子激光器,汞气的发射光谱,曝光光源,接触式曝光,曝光方式(1)接触式曝光,接触式曝光设备简单；分辨率能够达到亚微米；掩模板与硅片接触，限制了掩模板寿命；颗粒影响；,(2)接近式曝光1 掩模板离硅片有10um；2 掩模板使用寿命长；3 分辨率3um;,a)投影式曝光,b)十倍掩膜进行步进投影曝光示意图,(3)投影式曝光1 掩模板与硅片1:1;2分辨率1um,投影式曝光与硅片不接触，分辨率高。掩膜上的图案比晶片上的图案要大许多倍，通常5倍及10倍两种选择。掩膜的图案经过放大的，在进行曝光时，掩膜的图案按比例缩小后，投影到晶体的某个部分，使其曝光，曝光不能一次完成，而必须经过数十次重复性的曝光，才能将整个晶片所需的曝光全部完成，如b)所示。完成上述一步一步的重复曝光系统称为步进机。,2、X 射线曝光技术 X射线波长范围取为0.24nm。X射线不易聚焦，曝光方式为接近式。光源有两种，一种是电子束轰击靶X射线源，另一种是同步辐射X射线源。掩模版为 X 射线曝光专用掩模版。（1）曝光系统,（3）X 射线曝光掩模 X 射线曝光对掩模的要求：（a）材料的形变小；（b）透 X 光能力强的材料作为掩模衬底；（c）透 X 光能力差的材料作为图形区涂敷层。,（4）X 射线光刻胶 常采用电子束光刻胶，如 PMMA 等。（5）X 射线光源 提高 X 射线辐射功率，减小曝光时间。光源尺寸 d 1mm，以提高分辨率。X 射线能量要求 1 至10 keV。（6）X 射线曝光主要特点(a)分辩率高，理论最小线宽小于0.05 m，但实际上分辨率取决于掩模并受几何畸变和半影畸变的影响。(b)曝光时受衍射和反射的干扰小。(c)掩模的制作困难，成本高。(d)对准困难。(e)受X 射线源限制，曝光时间长。,3、电子束曝光技术（1）电子束曝光方式(a)无掩模扫描电子束曝光：采用计算机控制电子束直接曝光图形。图形分辨率 0.1m 1m。特点：精度高，但曝光速度慢，主要用于制作掩模版。,(b)电子束缩小投影曝光。,（2）影响电子束曝光分辨率的因素 影响电子束曝光分辨率的主要因素，是由于电子在光刻胶中的散射和在衬底与胶层交界面处的背散射所引起的邻近效应。邻近效应有两种表现形式：(a)曝光过量导致图形凸起；(b)曝光不足导致图形缺损。,8.1.4 烘烤 曝光时，可能产生一种驻波现象，因为入射光产生干涉，形成驻波。光刻蚀光线通过光刻胶时，部分没有被光刻胶吸收的光，经硅晶片表面反射后与胶所受曝光的强度不均匀，导致显影后光刻胶的侧面成为下图的波纹状，从而使光刻胶的宽度变化，影响光刻的精度。所以增加一个烘烤光刻胶的工序，成为曝光后烘烤(PEB)。这种烘烤可以使得曝光后的光刻胶结构重排，以使驻波的影响减轻。,干涉对曝光的影响,8.1.5 显影与漂洗 将曝光的硅片放入显影液中，通过溶解部分光刻胶的方法使胶膜中的潜影显像出来的过程叫显影。在此过程中被分解的胶被显影液溶掉，而未被分解的胶仍留在硅片表面。显影后的硅片在漂洗液中漂洗除净残留的显影液，使分辨更清晰,曝光后的硅片经显影(develop),漂洗(wash)后，光照区胶被溶解，洗掉，未曝光区胶保留，已显示出脚面凹凸的表面。图示出了显影，漂洗后硅片表面。,PPR,SiO2,硅片,8.1.6 坚膜也称硬烘(hard bake)硅片经显影漂洗之后，为了除去光刻胶中残留溶剂，增强光刻胶与硅片的粘附，以及使光刻胶在后面的工序中有一定强度，要经过一次较高温度(140)的烘烤30分钟，通常采用热垫板的方式，它的温度将软化并使光刻胶变形，这个温度成为波态温度，即光刻胶变成类似玻璃在高温的熔融状态，使光刻胶表面因表面张力的作用而变得圆滑，并使光刻胶表面的其他缺陷，并可借此修正光刻胶图案的边缘轮廓。8.1.7 刻蚀/离子注入8.1.8 去胶 经过刻蚀或者离子注入之后，已经不再需要光刻胶作为保护层，因此便可以将光刻胶从硅片的表面除去，这一步骤成为去胶。（使用有机溶液去胶）,批处理系统,8.2 光掩模板（Photomask）传统光学光刻掩模板是用抛光石英玻璃作透明介质，用石英板上淀积的鉻层作遮光体，鉻膜上同样甩涂光刻胶。可以根据不同精度要求及可承担的成本费用选择鉻层的图形化方法。精度高，成本高的方法有x射线，电子束直接扫描制版，中等精度，中等成本的方法有光栅曝光的图形发生器方法。精度差一点，成本低的方法有红膜照像法。不论哪种方法，它们的原始数据（常用GDS格式）都是来自于Layout。,(a)N阱CMOS工艺剖面图,(b)平面图（版图）图 N阱CMOS工艺,8.2.1 Layout Layout是版图意思，它是集成电路氧化，扩散，注入，金属化等等选择性窗口图形的总汇，也是集成电路设计的重要部分。集成电路版图是指用不同的几何图形来表示器件的物理结构。下面说明Layout的一些基本特点：1.Layout是多层（Layer）的，每一层对应一强光掩模板，每一强光掩模板对应一道氧化，扩散，注入，金属化等等工艺。2.Layout是多层对准的，除了每层之间共有的对准标记之外，层与层之间对准图形有它固有的间距要求，这种要求是由集成电路生产厂家提出的一套几何图形之间关系的要求，也称版图设计规则（Layout design Rule），,这种规则代表了该厂家加工能力，例如0.6um polySi CMOS设计规则表明该厂可生产最细线条宽度为0.6um的polySi gate的CMOS IC，同时可以达到0.6um相关工艺水平。3.Layout的原图是通过人机对话方式或EDA方式画出，设计工程师在画每一个图形时必须了解该图形的含义，这些含义包括对器件物理，器件工艺的掌握与运用。我们以集成电路中BJT管后期制作的Layout加以说明（局部图形）,Layer3,Layer4,Layer5,Layer6,DN,DN,Pbase,N+,Nepi,N+,N,N+,p,N,N+,p,N,下面给出四层套叠的图形：,A,A,c,b,e,A,A,p,N+,N-epi,DN,p,N+,N-epi,8.2.2 光掩模板母版(初缩版)及工作版a.初缩版 在光掩模板图形化时，人们通常先制成Layout图形实际尺寸5或10放大的图形，此种版称单个IC Layout的初缩版或称母版，以便于检查和修改。b.工作版 在母版确定后，再将母版缩小回来，然后将缩小回来的母版在分布重复机(stepper)上，一个一个地将单个IC Layout分布重复形成一张有许多个同一IC图形的工作版。此为同图分布。也可以在工作版上插入不同IC的图形(但工艺必须相容)称为异图分布。,这种工作版最新名称是mpw(multiproject wafer)多项目片。在试制初期可用一套掩模版，一次工艺流程试制几种IC电路。8.3 光源8.3.1 紫外光源和深紫外光源在IC生产中普遍应用的光源是紫外（uv），深紫外（DUV）。常用紫外光的波长为3650A，深紫外光波长约为3000A，一般UV光源采用高压汞灯，在两电极间加高压脉冲，使电极间气体电离并形成弧光发射，汞灯中加氙气可使波长达20003000A。,光学光刻技术的最新水平是0.65um，这已接近光学光刻的极限。这是由于光的衍射造成，而衍射是光的波动性产生，这是固有的特性。若设L为光刻可得到的最系线条宽度，那么根据衍射理论 L/2(8.1),8.3.2 电子束及x射线电子束光源波长为10001200A，成型束最小线宽约1000A0.1um，由于设备复杂，成本价高，多用于制光掩模板，少用于硅片光刻。X射线光源波长为550A此区为软x射线区。同样设备昂贵，除必须情况下，不用于生产，多用于研究性课题。,8.4 光刻的环境要求 光刻是IC制造中最重要的工艺流程中占有高的“上镜 率”，一般电路都需7次以上的光刻，有的高达20次。因此为了提高光刻质量，必须保证光刻间的环境条件（air condition)。一粒细小的灰尘微粒，它可以阻断光学图像的传输，最后使一个IC毁灭，如果这粒灰尘是落在光掩模版上，那么就有成批的该位置电路报废。因此光刻间除了要求有光屏蔽（黄色）以外，十分注重净化空气问题，光刻机的环境是IC生产中最需保证的净化区。通常光刻间应达到100粒/m3净化条件。,除此之外为防止操作人员的体屑，头屑，毛发带入的灰尘，要求严格使用保护服，口罩，以保证净化条件。另外为保证光掩膜版不会因温度变化而引起胀缩，要求严格恒温。,8.5 刻蚀 用光刻方法制成的光刻胶的微图形结构，只能给出集成电路的形貌，并不是真正 的器件结构，为获得器件的结构必须把光刻胶的图形转移到光刻胶下面的各层材料上面去。刻蚀的主要内容就是把经过曝光、显影后光刻胶微形图形中下层材料的裸露部分去掉，即在下层材料上重现与光刻胶相同的图形。刻蚀是把进行光刻前所淀积的薄膜中没有被光刻胶覆盖及保护的部分，以化学或物理作用加以去除，以完成转移掩膜图案到薄膜上面的目的。,刻蚀特点：从硅片上去除物质的工艺；采用化学，物理或两者都有的去除方法；选择性或空白刻蚀；将光刻胶中的IC设计图形转移到硅片表面层上；,显影/硬烘/检查,刻蚀多晶硅,去除光刻胶,离子注入,快速热退火,光刻与刻蚀薄膜（以MOS或是CMOS为例）如：SiO2、Si3N4、Poly-Si、铝合金（Alloy)、磷硅玻璃等。几乎所有半导体元件所用的各种材料，都必须经过薄膜淀积、光刻、然后刻蚀这个流程，以便一层一层的进行元件的制作。随着ULSI的发展，图形加工的线条的宽度越来越细，因此对刻蚀转移图形的重现精度和尺寸控制要求越来越高，主要有液态的湿法和气态的干法刻蚀。,8.5.0 ULSI对图形转移的要求,图形转移的保真度高 经刻蚀转移的图形，通常呈现三种情况,如下图：,设 为刻蚀层厚度，测向展宽为：，通常用A表示腐蚀的各向异性的程度,A的定义如下:,若：0，则A1，表示图形转移中失真畸变最少，即各向异性；若 2h，A0,表示图形失真严重，即各向同性刻蚀。通常1A0，因此各向异性是图形中保真程度的反映。,2 刻蚀速率 测量从硅片上去除物质的速度；,刻蚀前,刻蚀后,刻蚀速率（ER)刻蚀后厚度的变化/刻蚀时间,3 选择比 理想状态，希望光刻胶与衬底在刻蚀过程中没有参加反应，而实际上，它们也会被刻蚀，这是加工过程不希望出现的。通常做法，改变工艺条件，使刻蚀进行中光刻胶和衬底的刻蚀率尽量低。器件结构中常含有多层不同材料形成的薄膜需要刻蚀，为严格控制每一层刻蚀图形的转移精确和避免对某层材料的刻蚀影响其它各层，需控制不同材料的刻蚀率。常用选择比，即两种不同材料刻蚀速率比来描述图形转移中各层材料的相互影响。,BPSG与PolySi的选择比,4 负载效应 较大开口区域的刻蚀不同于较小开口区域的刻蚀；主要影响批处理刻蚀工艺；对单片硅片刻蚀影响较小；较小的孔的刻蚀率比大孔的刻蚀率小：刻蚀剂较难通过小孔；刻蚀副产物较难扩散出去；低压力可以减小这种效果；,负载效应,5 均匀性 硅晶圆的半径为150mm，刻蚀最小宽度小于1um的微图形，因此大硅片生长的薄膜厚度的不均匀和各个部位刻蚀速率的不均匀会导致刻蚀图形转移的不均匀。,设刻蚀薄膜的平均厚度为h，厚度变化因子为，设平均刻蚀速率为V，各部分刻蚀变化因子为，,最厚处用最小的刻蚀速率，刻蚀时间为tM:,最薄处用最大的刻蚀速率，刻蚀时间为tm:,因此，大圆片的刻蚀会存在tMtm的时间差。,过刻薄膜厚度与刻蚀速率不一致；过刻：去掉了下面的薄膜；刻蚀薄膜与衬底的刻蚀选择比；,过刻后,刻蚀残余,过刻不够充分；刻蚀副产物不挥发；,非挥发物留在表面,6 刻蚀的清洁 ULSI电路的图形非常精细，刻蚀过程中引入的玷污，即影响图形转移的精度，又增加刻蚀后清洗的复杂性和难度。,8.5.1 等离子体增强刻蚀（干法刻蚀）原理 干法刻蚀（Dry Etching)，是以等离子体来进行薄膜刻蚀的一种技术。因为刻蚀反应不涉及溶液，所以称之为干法刻蚀。干法刻蚀主要优点：各向异性刻蚀。缺点：选择性差。,干法刻蚀借等离子体中产生的粒子轰击实现各向异性刻蚀。如图所示，容器中的中性气体分子被激发或解离成各种不同的带电离子、原子团、分子及电子，这些粒子称为等离子体。当在电极施加上电压，带电离子加速而轰击电极板的表面，这个现象称为“离子轰击（lon Bombardment)。如果离子质量够重，电极板表面的原子将被入射离子所击出，而形成溅射现象。这种纯粹以动量转移的物理现象来执行刻蚀的技术，又成为”溅射刻蚀（sputtering Etching).,8.5.2 二氧化硅和硅的刻蚀 二氧化硅可以作为MOS间的隔离用途的场氧（Field Oxide Layer),及MOS器件的栅极氧化层（Gate Oxide Layer),作为金属间介电材料，甚至最后的保护层。二氧化硅的刻蚀：采用含有氟化硅的等离子体进行SiO2的干法刻蚀。早期用CF4，现在用CHF3、C2F6或是C3F8提供碳原子及氟原子的反应气体。反应式见课本式(8.448.46),氧的作用：,氢的作用：,反应离子刻蚀：,增强刻蚀,降低刻蚀,二氧化硅刻蚀过程：,二氧化硅刻蚀的选择性：,以MOS在进行接触窗刻蚀为例,如图，覆盖在MOS上方的SiO2层（通常使用经掺杂的硼磷硅玻璃BPSG，来作为这层介电层的材料），在MOS的源极与漏极的部分，将被刻蚀开来，以便进行金属层与MOS的源极和漏极的接触，因此必须清除位于源极与漏极上方的SiO2.,在进行CF4等离子体对SiO2刻蚀时，等离子体对硅的刻蚀率必须控制在非常低的程度。也就是说，CF4等离子体对SiO2及Si的刻蚀的选择性要越高越好，免得SiO2清除后，原来在SiO2下方的N型硅也被刻蚀得差不多了，而造成将来金属与底材硅短路。,8.5.3 氮化硅的刻蚀 Si3N4的用途主要有两个：一个是对硅晶片加工的初期，在已长有一层很薄的二氧化硅层的硅晶片上，以LPCVD法，加盖一层氮化硅。这层Si3N4将经过光刻与干刻蚀来转移光掩膜上的图案，以便以这层Si3N4来作为接下来场氧化层制作的屏蔽罩（Mask).另一个用途，则是以PECVD法，来淀积作为元件保护层（Passivation)之用的氮化硅层。然后这层Si3N4将经过最后一道光刻和干刻蚀步骤，以便把元件的焊垫（Bonding Pads)裸露出来，以便最后元件测试与封装（Packaging)的进行。,采用二氧化硅刻蚀的方法刻蚀氮化硅。,8.5.4 多晶硅化金属（Polycide)的刻蚀 多晶硅化金属：在多晶硅(Polysilicon)的上面，加一层厚度与多晶硅层相当的金属硅化物（Metal Silicide)，简称“硅化金属(Silicide)。其导电性较佳，整个以多晶硅及硅化金属所组成的导电层，作为MOS的栅极。其结构见图：,刻蚀步骤：首先是对多晶硅化金属上的硅化金属（WSi2)进行刻蚀。氟原子及氯原子参加反应产生挥发性化合物。其次多晶硅的刻蚀。采用对硅能以各向异性刻蚀的氯原子。（氟对硅进行各向同性刻蚀）,8.5.5 金属刻蚀 采用氯化为物对铝铜合金进行刻蚀。,8.5.6 湿法刻蚀 湿法刻蚀又叫湿化学的腐蚀方法。理想的腐蚀剂应当对光刻胶不腐蚀或腐蚀速度非常缓慢。湿法是接触型腐蚀，与一般化学反应相同，如用氟氢酸腐蚀二氧化硅:,腐蚀速率R可用阿伦尼斯（Arrhenius)描述：,基本湿刻工艺流程,侵入刻蚀剂,硅片清洗,旋转干燥,湿法腐蚀的主要特点：1 湿法刻蚀的反应产物必须是气体或能溶于刻蚀液的物质，否则会造成反应物的沉淀从而影响刻蚀过程的正常进行。2 一般来说湿法是各向同性的刻蚀，刻蚀过程中刻蚀液不但侵蚀溶掉深度方向的材料，而且同时刻蚀侧壁的材料，图形的结构是倒八字形，而不是理想的垂直墙。3 湿法化学刻蚀反应过程常伴有放热和放气。会造成局部温高，引起反应速度增加，温度再增加，就会影响刻蚀质量。放气会造成局部因气泡停留，使刻蚀液交换中断，刻蚀停止，形成局部缺席。4 局限于特征尺寸大于3um。,常用材料的腐蚀剂,控制湿法刻蚀的主要参数,腐蚀液的浓度腐蚀的时间反应温度溶液的搅拌方式腐蚀剂选择比,8.5.1 Si的湿法腐蚀 常用腐蚀液为硝酸，氢氟酸，冰醋酸及水的混合液，化学反应式为：Si+HNO3+6HFH2SiF6+HNO2+H2O+H2 生成H2SiF6可溶于水。冰醋酸作为缓冲剂。,形成隔离,热氧化SiO2CVD Si3N4,刻蚀Si3N4 SiO2,湿刻硅,长SiO2,去除Si3N4SiO2,8.5.2 SiO2的湿法腐蚀8.5.3 Si3N4的湿法腐蚀常用腐蚀液为热磷酸(140),8.5.3 干法刻蚀,所谓干法刻蚀就是指不用液体溶液而是用反应等离子体激活化完成腐蚀任务。与湿法腐蚀相比其主要优点是各项异性腐蚀，可以提供较好的线宽控制，而严格的线宽控制正是现代IC产业所需要的。8.5.3.1 等离子体刻蚀 它是利用辉光放电产生活性粒子(具有很强化学活性的游离态的原子，分子或原子团)与需要刻蚀的材料发生化学反应，形成挥发物完成刻蚀的，它的物理效应较弱而它的化学反应比较强。,8.5.3.2 溅射刻蚀 它是通过高能离子轰击窗口区需刻蚀的材料，使之溅落完成刻蚀的，它的物理效应是主要的。8.5.3.3 反应离子刻蚀(RIE)把上述两种方法结合，物理和化学效应都重要的一种刻蚀方法。如图8.7所示：,它是使用等离子体轰击硅片表面，通过电极间无声放电，使低压的气体混合物形成高能量分子碎块，以CF4气体为例在离子发生器中发生CF4高能量电子碰撞，形成CF3+F*+e的等离子体。CF4+eCF3+F*+e 可选择性的攻击SiO2，而不去攻击光刻胶。由于高速的这些粒子对硅片轰击几乎是垂直的，因此纵向/横向腐蚀比很大，可以形成几近垂直的侧面。这正在精细加工所希望的。,8.5.2 二氧化硅的刻蚀 二氧化硅可以作为MOS间的隔离用途的场氧（Field Oxide Layer),及MOS器件的栅极氧化层（Gate Oxide Layer),作为金属间介电材料，甚至最后的保护层。二氧化硅的刻蚀：采用含有氟化硅的等离子体进行SiO2的干法刻蚀。早期用CF4，现在用CHF3、或是C3F8提供碳原子及氟原子的反应气体。反应式见课本.,二氧化硅刻蚀的选择性：,以MOS在进行接触窗刻蚀为例,如图，覆盖在MOS上方的SiO2层（通常使用经掺杂的硼磷硅玻璃BPSG，来作为这层介电层的材料），在MOS的源极与漏极的部分，将被刻蚀开来，以便进行金属层与MOS的源极和漏极的接触，因此必须清除位于源极与漏极上方的SiO2.,在进行CF4等离子体对SiO2刻蚀时，等离子体对硅的刻蚀率必须控制在非常低的程度。也就是说，CF4等离子体对SiO2及Si的刻蚀的选择性要越高越好，免得SiO2清除后，原来在SiO2下方的N型硅也被刻蚀得差不多了，而造成将来金属与底材硅短路。,8.5.3 氮化硅的刻蚀 Si3N4的用途主要有两个：一个是对硅晶片加工的初期，在已长有一层很薄的二氧化硅层的硅晶片上，以LPCVD法，加盖一层氮化硅。这层Si3N4将经过光刻与干刻蚀来转移光掩膜上的图案，以便以这层Si3N4来作为接下来场氧化层制作的屏蔽罩（Mask).另一个用途，则是以PECVD法，来淀积作为元件保护层（Passivation)之用的氮化硅层。然后这层Si3N4将经过最后一道光刻和干刻蚀步骤，以便把元件的焊垫（Bonding Pads)裸露出来，以便最后元件测试与封装（Packaging)的进行。,8.5.4 多晶硅化金属（Polycide)的刻蚀 多晶硅化金属：在多晶硅(Polysilicon)的上面，加一层厚度与多晶硅层相当的金属硅化物（Metal Silicide)，简称“硅化金属(Silicide)。其导电性较佳，整个以多晶硅及硅化金属所组成的导电层，作为MOS的栅极。其结构见图：,刻蚀步骤：首先是对多晶硅化金属上的硅化金属（WSi2)进行刻蚀。氟原子及氯原子参加反应产生挥发性化合物。其次多晶硅的刻蚀。采用对硅能以各向异性刻蚀的氯原子。（氟对硅进行各向同性刻蚀）,8.5.5 金属刻蚀 采用氯化为物对铝铜合金进行刻蚀。,8.6 光刻的质量评估 随着集成电路集成度的不断提高，加工的线条越来越精细，通常把可加工图形线宽的能力来代表IC的工艺水平。例如说0.6um工艺就是指光刻最细线宽为0.6um，分辨率高低取决于光刻胶性能，曝光光源，曝光设备，显影，漂洗，刻蚀的水平高低以及掩膜版分辨率。,8.9.2 精密套刻对准 集成电路制造需要多次光刻，要求每次光刻之间套合对准，一般器件结构允许套刻误差为线宽的10左右。由于目前我国IC生产企业部分采用人工手动操作，达到这一要求要有熟练的技术，对于自动套刻对准可以容易地达到精密套刻。套刻间距是跟据工艺允许量，生产厂家给出的设计规则决定的，套刻偏差会造成器件失效。图8.8给出了制作NPN管发射区光刻出现套偏造成的器件报废情况。,精密套刻,套偏造成CE短路,8.9.3 低缺陷 一般IC制造都要经过十几次光刻，若每次光刻的图形完整率（合格率）达到90，（0.9）10使得总的IC成品率仅仅为y0.35。因此，必须在处理掩膜版，硅片光刻的每一到工序都要十分小心，防止出现图形损伤，灰尘玷污。,等离子刻蚀设备,圆筒型平板型,桶式刻蚀系统,反应离子刻蚀结构示意图,批处理反应离子刻蚀系统,湿刻设备,Spin-Rinse-Dryer,第八章 光刻作业题 判断a.版图设计规则(Layout design Rule)是由版图设计工程师制定的。b.使用紫外光源可以光刻出小于0.1um线宽图形c.夏天进出光刻间可以不穿净化服d.干法刻蚀可以得到几乎垂直的侧壁。,