肇庆学院光机电一体化综合性实验教学示范中心实验教材....doc

前言肇庆学院光机电一体化综合性实验教学示范中心实验教材之十三通 信 原 理实 验 教 程 肇庆学院电子信息与机电工程学院 编二00八年九月61前言前言通信原理是通信工程、信息工程、网络工程、信息对抗等电子信息类专业的一门重要理论课程。它是一般专业基础课与专业课之间的桥梁，承担着从一般基础理论到实践应用、从独立电路功能到系统的重要过渡。现代通信技术的发展日新月异，学习通信专业知识的学生和科技人员不但需要掌握扎实的基础理论，而且需要学习与了解更多的现代通信技术理论，并将理论与实践相结合。理论教学与实验教学是现代高等教育的两个重要组成部分，实验课是整个教学过程中一个非常重要的环节。本书作为现代通信原理实验课程的配套教材，旨在让读者了解常见的通信系统，加深对现代通信的理解，培养独立解决问题的能力，特意精选了锁相环、FM调制解调、脉冲编码调制(PCM)、AMI/HDB3编译码、FSK调制解调、2DPSK调制解调等实验内容，同时选择 AM调制系统、二进制差分相移键控（2DPSK）、二进制幅度键控（2ASK）、二进制频移键控（2FSK）、二进制相移键控（2PSK）、脉冲编码调制系统、眼图的Systemview仿真实验内容。这些实验过程中所用到的主要电路由现代通信原理实验室自主设计制作，采用集成IC纯硬件模块化平台实现，这样的电路具有系统设计先进、结构合理、成本低廉，主要电气指标良好，性能稳定可靠，能反映当今通信技术的发展方向，操作使用方便，有较强的系统性。本书由陈英俊、吴海涛老师编写，由于编者水平有限，书中错误在所难免，敬请广大读者不吝赐教。作者2008年 10月于肇庆学院通信原理实验教程目 录实验一 锁相环基本实验 1实验二 FM调制解调实验 6实验三 脉冲编码调制(PCM)实验 9实验四 AMI/HDB3编译码实验 13实验五 FSK调制解调实验 17实验六 2DPSK调制解调实验 19实验七 AM调制系统的Systemview仿真 24实验八 进制差分相移键控（2DPSK）的Systemview仿真 27实验九 二进制幅度键控（2ASK） 30实验十 二进制相移键控（2PSK）的Systemview仿真 33实验十一 二进制频移键控（2FSK）的Systemview仿真 36实验十二 脉冲编码调制系统的Systemview仿真 40实验十三 眼图的Systemview仿真 43附 录 SystemView及其操作简介 46参考文献 60实验一 锁相环基本实验实验一 锁相环基本实验一、实验目的1.熟悉数字锁相环CD4046、模拟高频锁相环NE564芯片的使用方法及工作原理。2.熟悉并观察锁相环环路的锁定状态、失锁状态。3.掌握VCO中心频率、同步带、捕捉带的测量原理及方法。4.熟悉定时电容及环路滤波的作用及参数选择。二、实验工作原理在实验之前，首先对本实验电路中使用的锁相环CD4046芯片、NE564芯片作一介绍：（一）数字锁相环CD4046CD4046是低功耗CMOS型、多功能数字环。主要参数如下：（1）工作电压3V18V；（2）静态工作电流（15端开路）10uA；（3）最高工作频率为 1.2MHZ；（4）稳压管稳定电压4.45V6.15V。它含有两个相位比较器PCI与PCII。PCI要求输入信号为方波，PCII则无此要求，有一个压控（频率）振荡器VCO。在两个相位比较器的输入端有一个前置放大器，可把100mV的微弱信号变为满电平的方波脉冲。A2是低滤波器输出缓冲放大器。CD4046采用16线双列直插式封装，各管脚排列及功能如图1、表1所示：1引脚功能说明图1 CD4046引脚图表1 CD4046引脚功能2. 数字锁相环CD4046功能框图 锁相环CD4046功能框图如图2所示。 图2 锁相环CD4046功能框图CD4046工作原理如下：输入信号Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器、的输入端，图2开关K拨至2脚，则比较器将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压U则反映出两者的相位差。U经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。VCO的输出又经除法器再进入相位比较器，继续与Ui进行相位比较，最后使得f2f1，两者的相位差为一定值，实现了相位锁定。若开关K拨至13脚，则相位比较器工作，过程与上述相同，不再赘述。（二）模拟锁相环NE564单片集成锁相环NE564是工作频率可到50MHz的超高频通用集成锁相环路。除了锁相环路的基本部件：鉴相器、压控振荡器、放大器和低通滤波器之外，电路中还有一个输入信号限幅器、一个直流恢复器和一个施密特触发器。它只需外界环路滤波器及定时电容等少数元器件即可构成一个效果很好的限幅鉴频器。NE564 的主要参数如下：NE564 的最高工作频率为50MHz，最大锁定范围达±12% f0 ，输入阻抗大于50k，电源工作电压512V，典型工作电压为5V，典型工作电流为60mA，最大允许功耗为40mV；在频偏为±10%，中心频率为5MHz 时，解调输出电压可达140 p p mV 。输入信号为有效值大于或等于200 Rms mV。1. 引脚分布说明图3 NE564引脚图2. 模拟锁相环NE564功能框图图4 锁相环NE564功能框图LIMITER为限幅器，可抑制FM调频信号的寄生调幅；PHASE COMPARATOR为相位比较器（鉴相器），内部含有限幅放大器，以提高对AM调幅信号的抗干扰能力；4、5脚一般外接电容组成低通滤波器，用来滤掉比较器输出的直流误差电压中的纹波；2脚用来外接输入电流源，通过改变输入电流可改变环路增益；VCO为压控振荡器，内部已经接有固定电阻（R=100欧），只要在外面12，13脚之间外接定时电容即可产生振荡。DC RETRIEVER为增益跨导放大器，SCHMITT TRIGGER为施密特触发器，它们二者构成了后置鉴相器，其中放大器提供解调FSK信号时的补偿直流电平或者用作线性解调FM信号时的后置鉴相滤波器；施密特触发器的回差电压可通过脚15外接直流电压进行调整，以消除输出信号的相位抖动。（三）锁相环（PLL）基本原理1. 锁相环的基本组成图5是锁相环的基本组成框图，它主要由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）组成。本实验系统中采用4046 集成电路锁相环，该芯片包含鉴相器（PD）、压控振荡器电路两部分，而环路滤波器（LF）由外接阻容元件构成。掌握这些部件的作用，工作原理和其特性的测试方法是分析和掌握锁相环的基础。图5 基本锁相环组成框图鉴相器的输出信号 是输入信号 和压控振荡器输出信号 之间相位差的函数。 经环路滤波器滤波（也可能包括放大），滤除高频分量后，成为压控振荡器的控制电压 。在 的作用下，压控振荡器输出信号的频率将发生相应变化并反馈到鉴相器，最后进入稳定状态。2. 锁相环的同步与捕捉锁相环的输出频率（或VCO的频率）o能跟踪输入频率i的工作状态，称为同步状态，在同步状态下，始终有o = i。在锁相环保持同步的条件下，输入频率i的最大变化范围，称为同步带宽，用DH 表示。超出此范围，环路则失锁。失锁时，o¹i，如果从两个方向设法改变i，使i向o靠拢，进而使Do =（io）¯，当o小到某一数值时，环路则从失锁进入锁定状态。这个使PLL经过频率牵引最终导致入锁的频率范围称为捕捉带Dp。同步带DH，捕捉带Dp 和VCO 中心频率o的 关系如图6。f4f3f2f1图6 同步带DH，捕捉带Dp 和VCO中心频率o的关系（四）实验电路的工作原理(b) 锁相环NE564（a）锁相环CD4046图7 锁相环基本实验电路原理图本实验中，我们主要测量数字锁相环CD4046 VCO的中心频率f0及同步带、捕捉带的范围。电路如图7(a)所示。1.中心频率f0的测量方法测量中心频率f0的方法有两种：一是输入信号断开，即无输入信号时，低通滤波器9脚连至相位比较器PCI的输出端2脚，VCO的输出端4脚连至相位比较器PCI的输入端3脚，即可使VCO振荡在中心频率f0上。另一种方法是：直接在9脚加2.5V(Vcc/2),也可使VCO振荡在中心频率f0上。2. 环路的同步带与捕捉带测量方法实验方法：电路连接好后，测量完中心频率f0后，将锁相环锁定在256KHz。 慢慢增加输入信号fi 的频率（调节标号为“频率细调”的电位器），直至环路失锁时频率为f1，此时f1 为同步带的最高频率。 慢慢减小输入信号fi 的频率，直至环路锁定时频率为f2，此时f2 为捕捉带的最高频率。 继续减小输入信号fi 的频率，直至环路再次失锁时频率为f3，此时f3 为同步带的最低频率。 慢慢增加输入信号fi 的频率，直至环路再次锁定时频率为f4，此时f4 为捕捉带的最低频率。注意：（1）当信号源频率远大于（高端）或远小于（低端）的中心频率时，fi波形还保持稳定清晰，但fo不能保持稳定清晰，这就是失锁。(2) 由于我们用的是PD1，是异或门相鉴器，当fi和fo为分数倍数关系时，也可能出现两个稳定的波形，这种情况应认为是“失锁”。只有出现两个同频的稳定波形时才认为是“锁定”。三、实验步骤 （1）取出“锁相环基本实验”模块，插在实验箱上固定。（2）连线。首先将“+5V”、“+5V”连接到实验板，注意不要接反。然后将由信号源产生的256K左右的方波接到实验模块的“信号输入”，然后再按照上述所讲的测量方法把相应点相连，最后将实验板上的“GND”与实验箱主板“GND”相连。 （3）插上电源线，按下电源开关，使之处于“开”，船形开关亮，然后测量各点波形。 （4）改变输入方波的频率，用示波器观察锁定、失锁波形变化。四、测量点说明1.VCO中心频率f0输出：在定时电容选择确定后（实验中固定为181pf）的输出波形。2.信号输入：方波信号为100500KHz。(实验中选择此频段，不用换频段，易于观察锁定、失锁波形变化)。3. 锁相输出： VCO输出的锁相信号波形。五、实验报告要求 1根据所观察的实验结果及步骤分析锁相环工作原理？2CD4046的VCO中心频率测量方法有哪两种？写出步骤及相应连线方式。3记录同步带、捕捉带频率范围，参照CD4046手册（datasheet）中相应公式，根据实验板电路，代入相关参数计算并分析误差。4. 有兴趣的同学可参照CD4046有关测量方法及原理，自己测量一下NE564的相关参数。5. 写出本次实验的心得体会，以及对本次实验有何改进意见。实验二 FM调制解调实验实验二 FM调制解调实验一、实验目的1.加深对FM调制解调工作过程的理解。2.熟悉锁相环CD4046的使用方法,验证FM调制解调原理。3.观察FM调制解调电路的测量点波形。二、实验工作原理在分析FM调制解调原理之前，首先对本实验电路中使用的锁相环CD4046芯片作一介绍：（一）锁相环CD4046CD4046是低功耗CMOS型、多功能数字环。主要参数如下：（1）工作电压3V18V；（2）静态工作电流（15端开路）10uA；（3）最高工作频率为 1.2MHZ；（4）稳压管稳定电压4.45V6.15V。它含有两个相位比较器PCI与PCII。PCI要求输入信号为方波，PCII则无此要求，有一个压控（频率）振荡器VCO。在两个相位比较器的输入端有一个前置放大器，可把100mV的微弱信号变为满电平的方波脉冲。A2是低滤波器输出缓冲放大器。CD4046采用16线双列直插式封装，各管脚排列及功能如图1、表1所示：1.引脚功能说明图1 CD4046引脚图表1 CD4046引脚功能2. 锁相环CD4046功能框图 锁相环CD4046功能框图如图2所示。 图2 锁相环CD4046功能框图CD4046工作原理如下：输入信号Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器、的输入端，图2开关K拨至2脚，则比较器将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压U则反映出两者的相位差。U经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。VCO的输出又经除法器再进入相位比较器，继续与Ui进行相位比较，最后使得f2f1，两者的相位差为一定值，实现了相位锁定。若开关K拨至13脚，则相位比较器工作，过程与上述相同，不再赘述。（二）实验电路的工作原理(b)解调（a）调制图3 FM调制解调电路原理图本实验中，采用直接调频法，即把输入的1KHz正弦波直接加在CD4046的VCO输入端9脚，从4脚可输出受输入信号调制的调频信号。电路如图3(a)所示，由于调频时要求VCO有一定的频率范围（频偏），所以不用R2收缩频带，即R2为无穷大（12脚空置）仅用R1和C1确定VCO的中心频率f0即可。当从14脚输入被正弦信号调制的（中心频率与CD4046的VCO的中心频率相同）调频信号，则相位比较器输出端将输出一个与正弦信号具有相同变化频率的包络信号，经低通滤波器滤去载波后，即剩下调频信号解调后的正弦信号了。一般使用PCI，这时仅由R1和 C1确定VCO的中心频率f0，而不用R2来收缩频率范围（其为无穷大）。三、实验步骤 （1）取出“FM调制解调实验”模块，插在实验箱上固定。（2）连线。首先将“+5V”、“+5V”连接到实验板，注意不要接反。然后将由信号源产生的1K左右的正弦波接到实验模块的“信号输入”，然后再将“FM调制输出”与“FM调制输入”相连，最后将实验板上的“GND”与实验箱主板“GND”相连。 （3）插上电源线，按下电源开关，使之处于“开”，船形开关亮，然后测量各点波形。 （4）改变输入正弦波的频率，观察波形变化。四、测量点说明1信号输入：正弦信号为1KHz左右。2FM调制输出：正弦信号控制VCO输出的FM已调信号波形。3FM解调输出：经过CD4046解调后的输出波形。五、实验报告要求1根据所观察的实验结果分析FM调制解调原理？2CD4046的VCO中心频率受哪些因素影响，如何确定中心频率？3当输入正弦信号的频率大于或小于一定范围时，分析波形失真的原因。4. 写出本次实验的心得体会，以及对本次实验有何改进意见。实验三 脉冲编码调制（PCM）实验实验三 脉冲编码调制(PCM)实验一、实验目的1.加深对PCM编码工作过程的理解。2.掌握PCM编、译码的时序关系。3.熟悉PCM编、译码专用集成芯片的使用方法及其要求,验证PCM编译码原理。4.观察PCM编译码电路的测量点波形。二、实验工作原理在分析PCM编译码工作原理之前，鉴于我国采用的是A律量化特性，因此，首先对本实验电路中使用的专用集成电路TP3067芯片作一介绍：（一）PCM专用集成电路TP30671.引脚功能说明引脚功能说明见下表1图1 TP3067引脚图引脚号符 号功 能1VPO+接收功率放大器非倒相输出2GNDA模拟地3VPO-接收功率放大器倒相输出4VPI接收功率放大器倒相输入5VFRO接收滤波器的模拟输出6VCC正电源引脚，Vcc=+5V±5 7FSR接收的帧同步脉冲，它启动BCLKR， 于是PCM数据移入Dr，FSR为8KHz脉冲序列。8Dr接收帧数据输入，PCM数据随着FSR前沿移入Dr。9BCLKRCLKSEL在FSR的前沿后把数据移入Dr的位时钟，其频率可从64KHz到2.048MHz。另一方面它也可能是一个逻辑输入，以此为在同步模式中的主时钟选择频率1.536MHz/1.544MHz或2.048MHz。BCLKR 用在发送和接收两个方向。10MCLKR/PDN接收主时钟。其频率可以为1.536MHz、1.544MHz或2.048MHz。它允许与MCLKx异步，但为了获得最佳性能应当与MCLKx同步，当MCLKR连续联在低电位时，MCLKx被选用为所有内部定时，当MCLKR连续工作在高电位时，器件就处于掉电模式。11MCLKx发送主时钟，其频率可以是1.536MHz，1.544MHz或2.048MHz，它允许与MCLKR异步，同步工作能实现最佳性能。12BCLKx把PCM数据从Dx上移出的位时钟，其频率可从64KHz变至2.048MHz，但必须与MCLKx同步。13Dx由FSx启动的三态PCM数据输出14FSx发送帧同步脉冲输入，它启动BCLKx，并使Dx上PCM数据移出。15TSx开漏输出，在编码器时隙内为低电平脉冲。16ANLB模拟环回路控制输入，在正常工作时必须置为逻辑“0”，当拉到逻辑“1”时，发送滤波器和发送前置放大器输出的连接线被断开，而改为和接收功率放大器的VPO+输出连接。17GSx发送输入放大器的模拟输出。用来在外部调节增益。18VFxI-发送输入放大器的倒相输入。19VFxI+发送输入放大器的非倒相输入。20VBB负电源引脚，VBB=-5V±5表1 引脚功能说明2. PCM专用集成电路TP3067功能框图TP3067是CMOS工艺制造的单片PCM的A律编译码器，并且片内带有输入输出话路滤波器。 PCM专用集成电路TP3067功能框图如图2所示。 图2 集成电路TP3067功能框图（二）PCM编译码原理脉冲编码调制（PCM）简称为脉码调制，它是一种将模拟语音信号变换成数字信号的编码方式。脉码调制的过程如图3所示。PCM主要包括抽样、量化与编码三个过程。抽样是把时间连续的模拟信号转换成时间离散、幅度连续的抽样信号；量化是把时间离散、幅度连续的抽样信号转换成时间离散、幅度离散的数字信号；编码是将量化后的信号编码形成一个二进制码组输出。国际标准化的PCM码组（电话语音）是用八位码组代表一个抽样值。编码后的PCM码组，经数字信道传输，在接收端，用二进制码组重建模拟信号，在解调过程中，一般采用抽样保持电路。预滤波是为了把原始语音信号的频带限制在3003400Hz左右，所以预滤波会引入一定的频带失真。发送端接收端模拟信源抽样器预滤波器模拟终端波形编码器量化、编码数字信道波形解码器重建滤波器抽样保持、低通图3 PCM 调制原理框图（三）实验电路的工作原理本实验采用大规模集成电路TP3067对语音信号进行PCM编、解码。TP3067在一个芯片内部集成了编码电路和译码电路，是一个单路编译码器。其编码速率为2.048MHz，每一帧数据为8位，帧同步信号为8KHz。模拟信号在编码电路中，经过抽样、量化、编码，最后得到PCM编码信号。在单路编译码器中，经变换后的PCM码是在一个时隙中被发送出去的，在其他的时隙中编译码器是没有输出的，即对一个单路编译码器来说，它在一个PCM帧（32个时隙）里，只在一个特定的时隙中发送编码信号。同样，译码电路也只是在一个特定的时隙（此时隙应与发送时隙相同，否则接收不到PCM编码信号）里才从外部接收PCM编码信号，然后进行译码，经过带通滤波器、放大器后输出。具体电路图如图4所示。 GND 64K时钟输入 2.048M时钟输入 译码输出 译码输入 编码输出 编码输入图4 PCM编解码电路原理图三、实验步骤 （1）取出“脉冲编码调制实验”模块，插在实验箱上固定。（2）连线。首先将“+5V”、“-5V”连接到实验板，注意不要接反。然后，将时钟源“8K”与“2048K”分别接到实验模块的“8K clock”和“2.048M clock”，并将由信号源产生的1K左右的正弦波接到实验模块的“编码输入”，然后再将“编码输出”与“译码输入”相连，最后将实验板上的“GND”与实验箱主板“GND”相连。 （3）插上电源线，按下电源开关，使之处于“开”，船形开关亮，然后测量各点波形。 （4）改变输入正弦波的频率，观察波形变化。四、测量点说明1.8K时钟：帧同步信号为8KHz。2.2048K时钟：主时钟2.048MHz。3.编码输出：PCM编码时的输出波形。4.译码输出：PCM译码时的输出波形。五、实验报告要求 1TP3067 PCM编码器输出的PCM数据的速率是多少？在本次实验系统中，为什么要给TP3067提供2.048MHz的时钟？2为什么实验时观察到的PCM编码信号总是随时变化的？3当输入正弦信号的频率大于3400Hz或小于300Hz时，分析脉冲编码调制和解调的波形。4.写出本次实验的心得体会，以及对本次实验有何改进意见。六、注意事项 编译码器芯片是本实验中最易受损器件，稍有不慎就有烧坏的可能，所以在实验中要求特别细致，做到以下几点:(1)在使用中要注意编译码器芯片说明中的要求。(2)在实验中要细心，接线正确，避免因接线错误或探头抖动等导致测点短路；(3)在关电源之前应该首先将所有外来的输入信号(如时钟，同步脉冲等)去除，即先关掉其他几部分的电源，最后关编译码器的电源，以免在关电后仍有信号输入。并将示波器去掉，以免关电后因示波器引起的静电对芯片产生影响。实验四 AMI/HDB3编译码实验实验四 AMI / HDB3编译码实验一、实验目的1.熟悉AMI/HDB3编译码的工作过程。2.观察AMI/HDB3码型变换编译码电路的测量点波形。二、实验工作原理在分析HDB3数字基带信号传输及HDB3码型变换线路编译码工作原理之前，首先对本实验电路中使用的HDB3专用集成电路CD22103芯片作一介绍：（一）HDB3专用集成电路CD221031.引脚功能说明第1脚：NRZ-IN 发端非归零码输入脚 欲需进行HDB3编码的非归零输入数据，它被编码时钟CP1的下降沿定位。第2脚：CTX 发端编码时钟输入脚 对NRZI数据编码的输入时钟。第3脚：AMIHDB3码变换方式选择输入脚，若AMI / HDB3=L，为NRZAMI编译码；若AMIHDB3H,为HDB3编译码。第4脚：NRZ-OUT 收端非归零码输出脚译码后非归零数据，它定位于CP2上升沿。第5脚：CRX 收端解码时钟输入脚对AIN、BIN数据进行解码的时钟信号。 图1 CD22103的引脚第6脚：RAIS 输入HDB3码连零告警置位端。第7脚：AIS HDB3码连零告警输出端。当RAIS L时，译码计数器清零，此后若 AIS=L，表示前段在RAIS = H期间译码过程中出现不少于3个“0”；若AIS=H，表示出现少于3个“0”。当RAIS = H时，使译码计数器工作，进行连“0”统计。第8脚：VSS 地。第9脚：ERR 收端误码检测输出端，它以违犯HDB3编码规律为标准，统计接收HDB3码的错误情况。若HDB3码出现同极性的3个“1”时，则ERR = H。 第10脚：CKR 收端时钟输出端 提供为位同步需要的时钟信息，若LTE = L，CP3 =+HDB3-IN + -HDB3-IN； 若LTE = H，则 CP3 =-HDB3-OUT + +HDB3-OUT 第11脚：-HDB3-IN 解码输入端（-）第13脚：+HDB3-IN 解码输入端（+） 表示接收的欲解码两路单极性HDB3（）、（一）码序列，它输入后被解码时钟CP2的上升沿抽样。第12脚：LTE 工作自环控制输入脚 自环/工作控制信号，当：LTE = L，为正常工作状态，编解码器独立，异步地工作：当LTE = H，内部将-HDB3-OUT与+HDB3-IN，+HDB3-OUT与-HDB3-IN短接，CP3 = -HDB3-OUT + +HDB3-OUT ，电路处于环路测试状态，此时NRZ相对于NRZ0延时6.5个时钟周期。第14脚：-HDB3-OUT 发端编码输出端（一）第15脚：+HDB3-OUT 发端编码输出端（） 表示编码后HDB3的两路单极性码序列，通常经变压器合成三电平HDB3码。HDB3码输出。第16脚：VDD 正电源，电压通常为+5V±5。CD22103是一个LSI SOS 集成芯片, 完成AMI/HDB3 编译码功能,并具有误码检测功能。应用于2.048 Mb/s 和8.448 Mb/s 传输中, 编解码数据速率范围为50 kb/s10Mb/s , 并在某种程度上与CCITT G.703 的推荐相一致。2.集成电路CD22103功能框图 集成电路CD22103功能框图如图2所示。 图2 集成电路CD22103功能框图（二）AMI/HDB3编译码原理AMI码就是将单极性脉冲序列中相邻的“1”码(即正脉冲)变为极性交替的正、负脉冲。“0”码保持不变，将“1”码变为+1与-1交替的脉冲。HDB3码是一种AMI码的改进型，其编码原理可简述为：在消息的二进制代码序列中，(1)当连“0”码的个数不大于3时，HDB3编码规律与AMI码相同，即“1”码变为“+1”与“-1”交替的脉冲；(2)当代码序列中出现4个连“0”码或超过4个连“0”码时，将连“0”段按4个“0”分节，即“0000”，并使第4个“0”码变为“1”码，用V脉冲表示。这样可以消除长连“0”现象。为了便于识别V脉冲，使V脉冲极性与前一个“1”脉冲极性相同。这样就破坏了AMI码极性交替的规律，所以V脉冲为破坏脉冲，把V脉冲和前3个连“0”称为破坏节“000V”；(3)为了使脉冲序列仍不含直流分量，则必须使相邻的破坏点V脉冲极性交替；(4)为了保证前面两条件成立，必须使相邻的破坏点之间有奇数个“1”码。如果原序列中破坏点之间的“1”码为偶数，则必须补为奇数，即将破坏节中的第一个“0”码变为“1”，用B脉冲表示。这时破坏节变为“B00V”形式。B脉冲极性与前一“1”脉冲极性相反，而B脉冲极性和V脉冲极性相同。例如：NRZ码：1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1AMI码：-1 0 0 0 0 +1 0 0 0 0 -1 +1 0 0 0 0 -1 +1HDB3码：-1 0 0 0 -V +1 0 0 0 +V -1 +1 B0 0-V +1 -1虽然HDB3码的编码规则比较复杂，但译码却比较简单。从上述原理可以看出:每个破坏符号V总是与前一非0符号同极性(包括B在内)。这就是说，从收到的符号序列中易找到破坏点V，于是也断定V符号及其前面的3个符号必是连0符号，从而恢复4个连0码，再将所有-1变成+1便得到原消息代码。（三）实验电路的工作原理当芯片第3脚为高电平时为HDB3编解码器，接低电平时为AMI编解码器。输入的由m序列发生器产生的NRZ信号通过编解码输出两路并行信号+HDB3 OUT和-HDB3 OUT，它们都是占空比为50%的单极性脉冲信号，分别与AMI/HDB3码的正、负极性脉冲相对应，这两路信号经单/双极性变换后可得到HDB3码。对于单/双极性变换是采用模拟开关CD4052，将两路单极性信号作为控制信号轮流选通+5V和-5V，输出信号即为HDB3码，这种方法得到的HDB3码现象明显，便于观察。图3 AMI/HDB3编解码电路原理图在对AMI/HDB3码进行译码之前，同样也是将信号经双/单极性变换得到相应的正、负极性信号在送入解码芯片。本实验直接把PIN11与PIN14相连，PIN13与PIN15相连，即HDB3编码器负码输出端与解码器负码输入端相连，HDB3编码器正码输出端与解码器正码输入端相连，从而实现了编码输出经理想信道后无失真送入解码器。这样在位同步时钟作用下可得到NRZ信号。由于编码时钟下降沿有效，而解码时钟上升沿有效，使时钟一路通过一个非门反相后输入2脚，另一路直接输入到5脚，即可实现位同步。三、实验步骤 （1）取出“AMI/HDB3编译码实验”模块，插在实验箱上固定。（2）连线。首先将“+5V”、“-5V”连接到实验板，注意不要接反。然后，将时钟源“64K”分别接到m序列的“时钟输入”和实验模块的“CLOCK_IN”，并将m序列输出接到实验模块的“M_IN”，然后，再将PIN_11与PIN_14、PIN_13与PIN_15分别相连，最后将实验板上的“GND”与实验箱主板“GND”相连。 （3）开关设置：S1置于“M_IN”、S2置于“+5V”。主板m序列位数选择开关置于“15位”。 （4）插上电源线，按下电源开关，使之处于“开”，船形开关亮，然后按一下主板m序列“触发”开关，然后测量各点波形。 （5）改变开关S1、S2及m序列位数选择开关位置，观察波形变化。注意：由于m序列模块产生的序列是由移位寄存器产生的，波形直接观察不稳定，所以需要同步捕捉调节，这里由于同步时钟设定为64K，所以触发时间为15.6us。在示波器上设定如下：按一下“TRIG MENU/触发菜单”，然后把触发类型设为“脉冲”，信源设为“CH1”，当“=”，调节“TRIGGER LEVEL”旋钮设脉冲为15.6 us。四、测量点说明1.K1：发端64KHz HDB3编码的工作时钟输入。2.K2：发端数字基带信码输入，码型为：1111010110010003.编码输出：AMI编码时的输出波形。4.译码输出：AMI译码时的输出波形。五、实验报告要求 1.根据实验结果，画出AMI/HDB3编译码电路的测量点波形图，在图上标上相位关系，并分析时延。 2.根据实验结果，阐述其工作过程。 3.分析在S1置于“GND”、S2置于“+5V”与S1置于“+5V”、S2置于“GND”这两种情况下波形变化关系。4.写出本次实验的心得体会，以及对本次实验有何改进意见。实验五 FSK调制解调实验实验五 FSK调制解调实验一、实验目的1.熟悉数字锁相环CD4046、模拟高频锁相环NE564芯片的使用方法及工作原理。2.理解FSK调制工作原理及电路组成。3.掌握利用锁相环解调FSK的原理和实现方法。二、实验工作原理由于本实验中所用到的调制芯片为锁相环CD4046芯片、解调芯片为NE564芯片，前面锁相环基本实验讲义中已有详细介绍，这里不再赘述。数字频率调制是数据通信中使用较早的一种通信方式。由于这种调制解调方式容易实现，抗噪声和抗衰减性能较强，因此在中低速数据传输通信系统中得到了较为广泛的应用。数字调频又可称作频移键控FSK，它是利用载频频率变化来传递数字信息。数字调频信号可以分为相位离散和相位连续两种情形。若两个振荡频率分别由不同的独立振荡器提供，它们之间相位