【精品论文】超动态电压调整 SRAM 设计.doc

精品论文超动态电压调整 SRAM 设计赵慧，耿莉（西安交通大学电子与信息工程学院，西安 710049）5摘要：本文设计了一种 8 管 SRAM 单元和相应的读写辅助电路，解决了传统 6 管 SRAM 单元 低压工作存在的读写稳定性问题，实现了具有超动态电压调整（U-DVS）能力的 SRAM 的设计，其工作电压范围可从亚阈值区变化到标称电压，达到 SRAM 低功耗和高性能的平衡。 通过自适应衬底偏置电路和读缓冲器的设计，增强了 SRAM 单元低压下的读稳定性和鲁棒10性。设计了可复用的读写辅助电路，同时提高 SRAM 的低压写能力和读速度。采用标准0.18-µm CMOS 工艺进行了流片验证。测试结果表明 SRAM 工作电压范围达到 0.2V-1.8V，相应的工作频率为 184 kHz-208 MHz，从 1.8V 到 0.2V 的工作电压范围内，SRAM 总功耗降 低了 4 个数量级，工作电压 0.2V 时的读写功耗仅为 30nW。关键词：集成电路设计；SRAM；超动态电压调整；亚阈值设计；静态噪声容限；低功耗15中图分类号：TN432An Ultra-Dynamic Voltage Scalable (U-DVS) SRAM DesignZhao Hui, Geng Li(School of Electronics and Information Engineering, Xi'an Jiaotong University, Xi'an 710049)20Abstract: This paper presents a novel 8T SRAM bit-cell and assisted circuit to solve the low-voltage functional problem of 6T SRAM, achieving the capability of ultra-dynamic voltage scalable (U-DVS) operation. For low voltage operation, the configurable body bias schemeenlarges the static noise margin (SNM) and bit-cell robustness. By multiplexing write and read peripheral assist circuits, SRAM write ability and read speed are both improved. The test-chip is25fabricated with a standard 0.18-µm CMOS process. The measurement results demonstrate that the proposed SRAM can operate from 1.8V at 208 MHz down to 0.2V at 184 kHz and the total power dissipation scales down by four orders of magnitude. The access power at 0.2V supply voltage is30nW.Key words: IC design; SRAM; ultra-dynamic voltage scaling; low-voltage design; static noise30margin (SNM)；low power0引言静态随机存储器（Static Radom Access Memory，SRAM）在微处理器中占据了越来越大 的面积，SRAM 的功耗在很大程度上决定了微处理器的功耗1。因此，低功耗 SRAM 设计35成为集成电路的重要研究课题。动态电压调整（Dynamic Voltage Scaling，DVS）是一种有效的低功耗技术2，它根据 系统性能的实时需求，动态地调整电路的工作电压和频率，实现系统的低压低功耗和高压高 性能。对于 DVS 系统，要求其中的 SRAM 也能在宽的电压范围内工作。研究表明，SRAM 的最低能耗点处于 MOS 器件的亚阈值区3，因此，适用于 DVS 系统的 SRAM 的设计需将40SRAM 的工作电压降低到亚阈值区，即超动态电压调整 SRAM（U-DVS SRAM）的设计， 以实现最低能耗。 传统的基于 6 管的 SRAM 在低压下工作时存在稳定性降低和写能力下降等诸多问题，基金项目：高等学校博士学科点专项科研基金资助项目（20110201110004）；国家自然科学基金项目（61271089）作者简介：赵慧（1989-），女，硕士研究生，主要研究方向：低功耗 SRAM 设计通信联系人：耿莉，教授，主要研究方向：数模/射频混合集成电路设计. E-mail: gengli- 10 -需要设计新型存储单元结构和相应的辅助电路来实现低压工作的 SRAM。而且，低压下器件失配对电路的性能影响更为严重。由于器件在亚阈值区和阈值之上的工作特性差异极大，45如何在宽电压范围内优化 U-DVS SRAM 的性能成为设计关键。关于工作电压在阈值之上的 SRAM 设计，已有很多文献报导45，然而，亚阈值 SRAM 设计仍待进一步研究。8 管和 10 管亚阈值 SRAM 单元被相继提出67，尽管这些设计实现了低功耗，但是，一些专为 SRAM 低压工作设计的辅助电路使 SRAM 在高电压下工作时的性能受到影响，使得针对低压设计 的 SRAM 在高电压工作时受到影响，不利于 SRAM 工作电压的拓宽。只有极少文献报道了50U-DVS SRAM 设计，一种工作电压范围达到 0.25V-1.2V 的 DVS SRAM 在 2009 年被提出8， 但是，其写辅助电路设计较为复杂；另一设计采用栅宽可调的 PMOS 来实现 SRAM 的宽电 压范围工作9，但是，单元面积过大，集成度不高。基于以上研究，本文设计了一种 8 管 SRAM 存储单元和相应的读写辅助电路，采用标 准 0.18-µm CMOS 工艺流片验证，测试结果表明，设计的 SRAM 具有超动态电压范围稳定55工作能力，并达到了低压低功耗，高压高性能的要求。18 管 U-DVS SRAM 设计本文在文献6的8管亚阈值SRAM单元的基础上，设计了衬底偏置型8管U-DVS SRAM 单元，如图1所示。8管单元在6管单元中增加了两个NMOS管（MN5和MN6）构成了读缓冲 器（Read- Buffer），并将读、写端口分开，使得读、写操作可分别优化。写操作通过写字60线WWL和写位线BL、BLB进行，工作过程与6管单元的写过程相同。读操作通过读字线RWL 和单端读位线RBL进行。RBL在写周期末预充电到高电平，在读操作期间根据存储节点QB 的值有条件地通过读缓冲器放电，再用灵敏放大器检测RBL上的电压变化，将数据读出。由 于读缓冲器将存储节点与位线RBL上的电流通路隔开，使得位线电压在读操作时不会干扰存 储节点，从而使得读操作的噪声容限近似等于维持数据的噪声容限，提高了SRAM存储单元65低压工作的稳定性。为了进一步提高读噪声容限对工艺偏差的容忍度，我们还设计了自适应 衬底偏置电路，将在下文中详细阐述。读缓冲器的VGND节点由SRAM每一行的单元共享，为了提高位线上的开态电流与关态电流之比（Ion/Ioff），VGND连接成虚地点。在读操作期 间，对于没选中的行，VGND保持在VDD，这使得没选中的单元里的读缓冲器上的压降几乎 为0，从而极大地减小了位线RBL上的泄漏电流。对于选中行，VGND节点的电压被迅速拉70低到地，提高了读速度。图 1 本文设计的衬底偏置型 8 管 U-DVS SRAM 单元Fig. 1 Proposed 8T SRAM cell with body bias scheme75808590951001.1单元稳定性设计读缓冲器能提高8管亚阈值SRAM单元低压下的读噪声容限，但是它不能缓解工艺角的 变化对噪声容限的影响。在VDD=0.2V时，对文献6中的8管单元做了读噪声容限在不同工艺 角下的仿真，如图2所示。从图中可看出，在ff，fs，ss和sf四种工艺角中， fs工艺角是最差 的情况，读噪声容限几乎为0，SRAM单元失去了稳定性。在fs工艺角下，NMOS管的阈值电压Vth,n减小，导致NMOS管的泄漏电流增大，PMOS管的阈值电压|Vth,p|增加，导致PMOS 管的驱动电流减小，最终使得NMOS的驱动能力远大于PMOS管的驱动能力，这样，两个存 储节点Q和QB的状态都倾向于被拉低到“0”，从而导致单元不能稳定地保持数据。图 2 VDD=0.2V 时文献6中 8 管单元的读噪声容限不同工艺角下的仿真，单元在 fs 工艺角下失去稳定性 Fig. 2 Simulation results of the Read SNM of 8T in 6 versus process corner when VDD=0.2V. The bitcell loses stability at fs corner.解决上述问题的最直接的方法就是增加PMOS管的尺寸，使PMOS管与NMOS管的驱动 能力匹配。文献9就是采用栅宽可调的PMOS管增大低压下的读噪声容限，但是这样会造成 SRAM单元面积增加过多，不利于SRAM存储密度的提高。并且，在亚阈值区，晶体管的驱 动电流与阈值呈指数关系，而与宽长比只是线性关系，因而，通过调节晶体管的阈值来改变 驱动能力比单纯调节尺寸更为有效。为了减小单元的面积和静态功耗，本文在设计时采用最小尺寸的晶体管。利用MOS管 的体效应，采用衬偏电压调节PMOS管的阈值，将PMOS的衬底电位比源端降低Vpb，使得 PMOS的|Vth,p|减小，以此来平衡PMOS管和NMOS管的驱动能力。针对PMOS管的衬偏会降 低单元的写能力，而且衬偏带来的PN结漏电在SRAM高电压工作时不容忽视的问题，本文 设计了自适应衬底偏置选择电路，如图3所示。该电路由一行存储单元共用，当某一行被选中时，若工作电压VDD>0.9V时，则sel信号为0，此时，存储单元中PMOS管的衬底连接到 常规时的VDD，只有当VDD<0.9V且为读操作（read信号为1）时，才将存储单元中的PMOS 管的衬底连接到衬偏电压Vbias（Vbias=VDD-Vpb）上。对于未选中的行，sel和read信号都为0， PMOS管衬偏无效。105110115120125图 3 自适应衬底偏置选择电路Fig. 3 Configurable body-bias selection circuit.本文的 8 管 SRAM 和文献6中的 8 管 SRAM 在 VDD=0.2V，fs 工艺角下的读噪声容限 的仿真对比如图 4 所示，可以看出，本文的 8 管单元的低压读噪声容限比文献6中的 8 管 单元有显著的提高。图 5 和图 6 分别是传统 6 管 SRAM 和本文的 8 管 SRAM 在 VDD=0.2V 时读噪声容限的 Monte Carlo 仿真，最差情况下，6 管 SRAM 已失去稳定性，而本文的 8 管 SRAM 依然有 45mV 的静态噪声容限。图 7 的仿真结果显示，本文的 8 管 SRAM 在 0.2V-1.8V 的电压范围内，所有工艺角（tt，ff，fs，ss，sf）下的读噪声容限都为正值，而且读噪声容 限随工艺角的分布比较集中，说明本文的 SRAM 单元在很宽的电压范围内都能保持稳定， 而且其稳定性对工艺角的变化不敏感，具有很好的工艺偏差鲁棒性。图 7 中的插图是本文的8 管 SRAM 和文献6中的 8 管 SRAM 在低压 0.2V-0.9V，fs 工艺角下的读噪声容限对比（噪 声容限用工作电压归一化），结果显示，本文的 8 管 SRAM 的读稳定性在低压及最差工艺 角下有很大优势。图 4VDD=0.2V 时本文 8 管单元与文献6中 8 管单元的读噪声容限仿真结果对比（fs 工艺角）Fig. 4 Read SNM comparison between 8T in this work and 8T in 6 at fs corne (VDD=0.2V).图 5 传统 6 管 SRAM 的读噪声容限的 Monte Carlo 仿真Fig. 5 Monte Carlo simulation of Read SNM for the conventional 6T cell130135140145图 6 本文 8 管 SRAM 的读噪声容限的 Monte Carlo 仿真Fig. 6 Monte Carlo simulation of Read SNM for 8T cell in this work.图7 本文8管SRAM的读噪声容限在不同工艺角和不同工作电压下的仿真，插图是本文的8管SRAM与文献6中的8管SRAM在低压fs工艺角下的归一化读噪声容限对比Fig. 7 Read SNM of this 8T SRAM versus different process corner (VDD changes from 0.25V to 1.8V). The inset shows read SNM comparison of 8T in this work and in 6 at low voltages under fs corner.1.2读写辅助电路设计为了提高 SRAM 低压下的写能力和读速度，本文设计了可复用的读写辅助电路，如图8 所示，主要包括 2 倍升压电荷泵（图 9 所示）、字线提升写辅助电路（图 10 所示）和虚 地点 VGND 驱动电路（图 11 所示）。电路通过共用 2 倍升压电荷泵，写字线电压被提升接 近两倍以增强写能力，而且驱动 VGND 的 NMOS 管（图 11 中的 NMOS 驱动管 Md）的栅 电压也被提升接近两倍，使得读操作时 VGND 被迅速下拉到地，以提高读速度，相比于文 献7和8中将读写辅助电路分开设计的方法，本设计简化了 SRAM 的外围电路，提高了 SRAM 的面积效率。图 8读写辅助电路整体框图Fig. 8Block diagram of write and read assisting circuits150155160图 9 2 倍升压电荷泵电路Fig. 9 Charge pump schematic图10 字线提升写辅助电路Fig. 10 WWL boost circuit图11 VGND驱动电路Fig. 11 VGND driver circuit165170图 12 是 2 倍升压电荷泵的仿真图，输入为高电平时输出为低电平，而输入为低电平时输出为高电平，并且电压为两倍的 VDD。图 13 是 SRAM 不采用写辅助电路，在 0.5V 工作 电压下的写操作仿真，结果显示存储单元已无法将1写入存储节点 Q。图 14 是 0.2V 工 作电压下，采用本文所设计的写辅助电路，对 SRAM 写操作的仿真结果，通过写字线（WWL）电压提升，存储单元能够正确写入数据。图 15 是读写辅助电路的整体时序仿真，低压 VDD=0.3V 时，写操作的 write 信号为1，写字线（WWL）电压得到提升，读操作时，read 信号为1，虚地点（VNGD）被迅速下拉到地。图12 电荷泵仿真图Fig. 12 Simulation results of the charge pump circuit175180图13 VDD=0.5V，写操作仿真，写入数据错误Fig. 13 Simulation waveforms of write failure at VDD=0.5V图14 VDD=0.2V，写操作仿真，采用字线提升写辅助电路，写操作正确Fig. 14 Simulation waveforms of successful write at VDD=0.2V by WWL boosting2测试结果图15 读写辅助电路的整体时序仿真图Fig. 15 Timing simulation of multiplexed write and read assist circuit185采用标准 0.18-µm1P6M CMOS 工艺对设计的 SRAM 进行了流片实验，SRAM 容量为 1Kb（64 行×16 列）。芯片照片如图 16 所示，核心电路面积为 610µm×224µm。图 17 是在190195200205VDD=0.2V 时芯片的读写波形测试，外围控制电路的电压抬升到 0.36V，对 SRAM 进行“写0，读 0，写 1，读 1···”的周期性操作，读出数据（DOUT）每两个 CLK 周期翻转一次， 测试波形说明 SRAM 在 VDD=0.2V 时读写正确。图 18 和图 19 分别是 SRAM 在 0.2V-1.8V 工作电压范围内的频率测试和读写功耗测试，SRAM 工作频率为 184kHz-208MHz ， VDD=0.2V，1.8V 时的读写平均功耗分别为 30nw 和 0.6mW。工作电压从 1.8V 变化到 0.2V 时，读写功耗降低了 2×104 倍，满足 DVS 下 SRAM 低压低功耗、高压高性能的要求。从 表 1 的比较结果来看，本设计的 SRAM 工作电压范围得到了大幅度的提升，同时在功耗降 低上与其他设计相比也有较大的优势。图 16 芯片照片Fig. 16 Chip photograph图17 VDD=0.2V，芯片读写操作测试波形Fig. 17 Measured operation waveforms at VDD=0.2V图18 芯片在不同工作电压下的频率测试Fig. 18 Measured performance versus VDD210图19 芯片在不同工作电压下的读/写功耗测试Fig. 19 Measured total power dissipation per access表 1 SRAM 性能比较Tab. 1 Performance comparison of SRAMs215220225230235240工艺容量工作电压工作频率读/写功耗文献100.18-µm8 Kb1.08V-1.8V150 MHz3.15mW文献110.18-µm2 Kb1.8V>166 MHz6.61mW本设计0.18-µm1 Kb0.2V-1.8V184 kHz-208 MHz30nW0.2V; 0.6mW1.8V3结论本文设计了一种新型可宽电压工作的 8 管 SRAM 单元和相应的读写辅助电路，解决了 传统 6 管 SRAM 低压工作存在的稳定性和写能力问题。本文设计的 SRAM 的稳定性比文献 6中的设计更具鲁棒性，可复用的读写辅助电路简化了 SRAM 的外围电路设计，提高了 SRAM 的低压写能力和读速度。测试结果验证了本设计的有效性，其工作电压范围可达到0.2V-1.8V，在此电压范围内读写功耗降低了 2×104 倍。参考文献 (References)1 S. Borkar. Obeying Moore's law beyond 0.18 micron, microprocessor DesignC.Proc. IEEE Int. ASIC/SOC Conf., 2000. 26-31.2 L. Yuan, G. Qu. Analysis of energy reduction on dynamic voltage scaling-enabled SystemsJ. IEEE Transactions on Computer-aided Design, 2005, 24(12): 1827-1837.3 B. Zhai, D. Blaauw, D. Sylvester, K. Flautner. Theoretical and practical limits of dynamic voltage scalingC. Proc. Design Automation Conference, 2004. 868-873.4 Nobutaro Shibata, Hiroki Morimura, Mitsuru Harada. 1-V 100MHz embedded SRAM techniques forbattery-operated MTCMOS/SIMOX ASICsJ. IEEE Jounal of Solid-State Circuits, 2000, 35(10): 1396-1407.5 Chua-Chin Wang, Po-Ming Lee, Kuo-Long Chen. An SRAM Design Using Dual Threshold VoltageTransistors and Low-Power QuenchersJ. IEEE Jounal of Solid-State Circuits, 2003, 38(10): 1712-1720.6 N. Verma, A. Chandrakasan. A 65nm 8T Sub-Vt SRAM employing sense-amplifier redundancyC. IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, 2006. 328-329.7 T.H. Kim, J. Liu, J. Keane,C. H. Kim. A high-density sub-threshold SRAM with data-independent bitlineleakage and virtual ground replica schemeC. IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers,2007. 330-331.8 M. Sinangil, N. Verma, A. Chandrakasan. A reconfigurable 8T ultra-dynamic voltage scalable (U-DVS) SRAM in 65 nm CMOSJ. IEEE Jounal of Solid-State Circuits, 2009, 44(11): 3163-3173.9 Sami Kirolos, Yehia Massoud. Adaptive SRAM design for dynamic voltage scaling VLSI SystemsC. 50thMidwest Symposium on Circuits and Systems, 2007. 1297-1300.10 Ya-Chun Lai, Shi-Yu Huang, Hsuan-Jung Hsu. Resilient Self-VDD-Tuning Scheme With Speed-Margining245for Low-Power SRAMJ. IEEE Jounal of Solid-State Circuits, 2009, 44(10): 2817-2823.11 Ya-Chun Lai, Shi-Yu Huang. Robust SRAM Design via Bist-Assisted Timing Tracking (BATT)J. IEEE Jounal of Solid-State Circuits, 2009, 44(2): 642649.