基于 PLL 的 B3G 频率合成器的研究与设计.doc

精品论文推荐基于 PLL 的 B3G 频率合成器的研究与设计冯建武北京邮电大学电信工程学院，北京（100876）E-mail：jianwu.feng.bupt摘要：本文首先介绍了频率合成技术的概念，并针对直接式、间接式和直接数字式三种频 率合成技术的特点选择了更适合 B3G 频率合成器应用的间接式 PLL 频率合成技术；随后针对B3G 频率合成器的指标要求，对电路进行了详细设计，并着重分析了参考频率输入、中频输出、射频输出电路的设计；最后，给出了 B3G 频率合成器电路的最终测试结果和改进措施。 关键词：频率合成器，PLL，B3G中图分类号：TN929.531.频率合成技术概述频率合成是指以一个或数个参考频率为基准，在某一频段内，综合产生并输出多个工作 频率点的过程。基于这个原理制成的频率源称为频率合成器。在通信领域内，频率合成器主 要用于产生收发信机的本振信号，是收发信机的关键组成部分1。频率合成的方法主要有直接式、间接式和直接数字式三种基本类型。直接式是最早出现 的一种频率合成器，它是由一个或多个晶体振荡器经过开关转换，倍频，分频，混频，滤波 后的各种频率进行一定的组合，从而产生所需频率的装置；应用锁相环路的频率合成方法称 为间接式，锁相频率合成器利用了相位反馈控制原理来稳频，在对频率切换速度要求不高， 但对相位噪声、杂散抑制要求较高时，锁相频率合成有其特殊的优势；最新的频率合成方法 是直接数字式，它用数字计算机和数模变换器来产生信号，完成直接数字频率合成2。锁相频率合成器利用了相位反馈控制原理来稳频，相位噪声低、杂散抑制度高。数字锁 相频率合成器除了体积小，具有较低的相噪的优点外，还具有良好的窄带跟踪滤波特性，对 输入信号寄生干扰抑制能力强，不易错锁以及选择或改变波道方便等优点，在通信中得到了广泛应用3。其结构框图如图 1 所示。-6-参考fr频率源 参考 分频 R鉴相器环路 滤波器 VCOf0=Nfr/RfN可变分 频N控制电 路图 1 数字锁相频率合成器基本方框图在 B3G 频率合成器设计中，由于不需要频繁的改变频率合成器的输出频率，但对相位噪 声、杂散抑制的要求较高，所以最终选择了应用锁相环路（PLL）的频率合成方法。2.B3G 频率合成器电路的设计方案本振频率稳定度和相位噪声主要取决于参考晶振的频率稳定度和相位噪声，以及锁相环 路引起的附加相位噪声恶化。表 1 为系统总体提出的频率稳定度和相位噪声指标：表 1 频率稳定度和相位噪声指标技术指标参数值备注频率稳定度±0.05ppm参考晶振使用 OCXO基带时钟频率及稳定度10MHz，3.3V TTL，4555%占空比；频率稳定度由 OCXO 决定输出阻抗为 50 欧姆相位噪声-70dBc/Hz1kHz offset-85dBc/Hz 10kHz offset-105dBc/Hz 100kHz offset系统采用数字锁相技术来实现该频率合成器的设计，其主要技术指标如表 2 所示：表 2：频率合成器设计的主要技术指标本振 1（中频）本振 2（中频）本振 3(射频)标称频率374MHz748MHz3076 MHz输出功率-8-0dBm-8-0dBm11-15dBm频率稳定度1×106 /月1×106 /月1×106 /月相位噪声-70dBc1KHz-85dBc10KHz-105dBc100KHz-70dBc1KHz-85dBc10KHz-105dBc100KHz-70dBc1KHz-85dBc10KHz-105dBc100KHz杂波抑制70dBc（50500MHz）70dBc（50800MHz）70dBc（5005000MHz）输出接口SMA/50SMA/50SMA/50输出驻波比1.21.21.2工作温度-1055-1055-1055依据设计指标，设计频率合成器电路总体结构如图 2 所示。频率合 成器 SI4133748MHzIF2要求 -150dbm10MHzOCXOIF功分 JPS-2-1频率合 成器 SI4133374MHzIF1要求 -10 0dbmRF放大 GALI-53076MHzRF要求 +13dbmRF放大 ERA-50SMRF倍频 HMC187图 2 PLL 频率合成器电路结构框图如图 2 所示，频率合成器电路主要由参考频率输入、中频输出和射频输出组成。下面将 结合系统需求，分别进行设计分析。1.参考频率输入 晶振是数字锁相频率合成器中最重要的部件之一，晶振参考源直接影响输出信号近载频的相位噪声，晶振参考源也往往是构成限制频率合成器输出近端相噪的主要因素。由于 B3G 射频子系统对频率稳定度的要求是±0.05ppm，所以我们选用工作频率为10.000MHz 满足相噪要求的高频率稳定度和高频谱纯度的恒温晶体振荡器（OCXO）作为频率 合成器的参考源，其特性参数见表 3：表 3：晶振（OCXO）的特性参数表标准频率10.000MHz相位噪声-105dBc10Hz-120dBc100Hz-140dBc1kHz-145dBc10kHz工作温度范围-3070频率稳定度±5×10-8该电路系统需要两片 Si4133 芯片来完成三个端口的频率输出，这就要求晶振（OCXO）产生的参考频率需要分成两路输出分别接入两片 Si4133 芯片的时钟输入端 XIN(15)，因此， 我们在晶振（OCXO）输出端连接一片功分器 JPS-2-1，其主要作用是产生两路功率均衡的频 率输出。2.中频输出我们将中频最终选择为 374MHz，调制器的本振输入就使用该频率，且需要的功率在-100dBm 间可选；而由于选择的解调器 LT5517 内部本振驱动电路具有一个 2 分频器，所 以解调器的本振电路需要的中频频率为 748MHz，芯片对该本振的功率要求是-150dBm。 SI4133 的中频输出口可以达到-4dBm 的输出功率，所以不必加放大电路就可以驱动调制器和 解调器的本振电路。3.射频输出对于射频输出端口，其中心频率的设置与中频端口类似。但由于 SI4133 射频 RF1 的输 出频段为 947 MHz1.72 GHz；射频 RF2 的射频频段为 789 MHz1.429 GHz。都不满足系统 需要的 3076MHz 的射频频率，因此我们需要输出 3076MHz 的二分频 1538MHz，然后通过倍频 器，将其倍频至 3076MHz。在前面设置射频口中心频率的分析中，我们已经知道需要采用倍频器对信号进行倍频。 考虑谐波抑制和插入损耗等指标后，选用了 HITTITE 公司的 HMC187 作为倍频器，该倍频器 在输入信号为 15dBm 时，对基频的隔离可以达到 45dBc，而 SI4133 输出射频频率的功率在81dBm 之间，所以 SI4133 输出的射频信号需经放大器放大后送入倍频器。该放大器 的输出的 1dB 压缩点必须高于+15dBm，据此选择 ERA-50SM，其增益为 18dB，1dB 压缩点为17.2dBm。为了减小电路板的面积及降低成本，射频本振只由一个 SI4133 产生，然后经过外接功 分器分别馈送给射频前端发送和接收链路的混频器，根据前面的设计指标可知该射频本振的 功率要达到 13dBm。倍频器的使用会带来大约 14dB 的插入损耗，所以在倍频器之后还要加 一级射频放大器，以保证输出的射频本振达到所需的功率要求。该放大器的选择必须注意两 点：一是要能工作在射频频段，因为本振信号是 3074MHz，二是输出的 1dB 压缩点必须高于+13dBm。依据这两点，选择了 MINI 公司的 GALI-5 射频放大器，其在 3GHz 频段的增益为 16dB，1dB 压缩点为 18dBm。该放大器的偏置电路与 ERA-50SM 类似，也是通过一个偏置电阻设定进 入放大器的电流来控制其增益。3.系统的调试和研制结果制作并焊接完成后的频率合成器电路如图 3 所示。为了减小频率合成器电路对外界的辐 射，在设计时，没有给频率合成器电路设计测试口，所以频率合成器电路的测试全是使用测 试线点测完成的，测得的结果跟实际的结果相比会有 12dB 的插损。图 3 频率合成器电路两个中频频率的输出功率分别为4.97dBm（374MHz）和3.9dBm（748MHz），其中 374MHz的中频是在 SI4133 内部通过分频器分频获得，该路中频对 748MHz 频率的抑制达到28.77dBc，满足设计要求。测试结果如图 4、图 5 所示。图 4 374MHz 中频输出频谱图 5 748MHz 中频输出频谱射频输出口的调试过程较为复杂，在最初的设计中，只关注了放大器的增益，选择增益 高达 19dB 的 GALI-39 设计放大电路，测试结果见表 4。表 4 射频输出口各点信号功率测试结果测试位置 频谱分量1.538GHz3.076GHzSI41333.84dBm23.2dBm经一级 GALI-39 放大9.7dBm8.9dBm经倍频器输出15.8dBm6.4dBm经第二级 GALI-39 放大5.73dBm11.17dBm从表 4 中可以清楚的看到，基频信号功率太高，而需要的本振信号的输出信号功率只有11.17dBm。除此之外，从频谱仪中还发现三次谐波的功率也达1dBm。后来发现 GALI-39 的输出 1dB 压缩点为 10.5dBm，按照增益预算两级放大器都工作在非线性区，因而产生了大 量失真，此外 GALI39 是一款宽带放大器，所以 0 到 4GHz 频段内的信号都会被放大器放大， 使得最后输出的频谱有很多的谐波分量。在将前级放大器更换为 1dB 压缩点为 17.2dBm，适 合与 0 至 2GHz 频段的 ERA-50SM，后级放大器更换为适合 0 至 3GHz 频率的 GALI-5（1dB 压 缩点达 18dBm）后谐波分量大大减少，最终输出频谱见图 6。4结论图 6 射频输出口输出频谱“基于 PLL 的 B3G 频率合成器的研究与设计”最终实现了 374MHz、748 MHz 和 3076MHz 三路频率输出，为基站与移动台的射频子系统收发信机的调制解调提供了高精度、高稳定度 的射频和中频本振信号。频率合成技术发展至今已日趋成熟,种类繁多,大致可分为直接模拟 频率合成、锁相环频率合成和直接数字频率合成三类4。其中，锁相技术具有性能好，成本 低，组成环路的基本部件易于集成化和数字化等优点。随着体积小、成本低、多功能的单片 集成锁相环路的发展和日益成熟，锁相技术将拥有更加广泛的发展和应用前景5。参考文献1 张厥胜,郑继禹,万心平.锁相技术M,陕西：西安电子科技大学出版社,1992. 2 王福昌,鲁昆生.锁相技术M,湖北：华中理工大学出版社,1996.3 庄卉,黄苏华,袁国春.锁相与频率合成技术M,北京：气象出版社,1996. 4 陈邦媛.射频通信电路M,北京：科学出版社,2002.5 余志平,周润德.射频微电子M,北京：清华出版社,2006.Research and Design of B3G Frequency SynthesizerBased on PLLJianwu FengDepartment of Telecommunication Engineering, Beijing University of Posts andTelecommunications, Beijing (100876)AbstractIn this paper, the concept of frequency synthesizer technique is described. And according to thecharacteristic of Direct Frequency Synthesizer, PLL,DDS, we choose PLL frequency synthesizer, which is fit for B3G.Then, we discuss the specific design of B3G frequency synthesizer, and analyze the design of reference frequency input, IF output and RF output. Finally, the testing results and improvements of B3G frequency synthesizer are promoted.Keywords: Frequency Synthesizer, PLL, B3G