【精品论文】背照式像素电学串扰及其抑制.doc

精品论文背照式像素电学串扰及其抑制徐江涛，孙羽，徐超，姚素英（天津大学电子信息工程学院）5摘要：为改善背照式像素电学串扰问题，本文建立了小尺寸背面照射像素间的串扰物理模型， 提出了一种应用于背照式像素的防串扰结构，该结构基于正面照射像素隔离原理，在相邻像素间器件层背面插入沟槽隔离区域。仿真结果显示，短波串扰构成了背照式像素中最为严重 的串扰源；相邻像素经该结构优化后，可有效隔离背表面中短波串扰电荷；当沟槽深为 3m10时，相邻像素串扰量可由 32.73%降至 8.76%；当沟槽深为 4m 时，相邻像素可实现电学串 扰的完全抑制。此外，量子效率也会因该结构的使用而得到相应改善。关键词：微电子学与固体电子学；背照式 CMOS 图像传感器；电学串扰；沟槽隔离；量子 效率中图分类号：TN4315Electrical crosstalk and elimination for 4T Back-Side illuminated pixelXu Jiangtao, SUN Yu, Xu Chao, YAO Suying(School of Electronic Information Engineering, Tianjin University)20Abstract: In order to tackle the serious electrical crosstalk problems in the Backside Illuminated(BSI) pixel, a crosstalk physical model based on BSI pixel was established to study low crosstalk optimization method. Based on the front-side isolation principles, Back-side Trench Isolation (BTI) was proposed. The backside of adjacent pixels was etched and isolated by a trenchisolation region, the lateral diffusion charges could be directly and effectively isolated, decreasing25the shortwaves crosstalk efficiently. Simulation results show that the main source of crosstalk comes from the short and middle wavelength. And when the trench groove depth is 3m, the crosstalk could be effectively reduced from 32.73% to 8.76%.And especially when the trench groove depth is 4um, the electrical crosstalk between adjacent pixels could achieve totally elimination. Adopting this particular structure could not only eliminate electrical crosstalk but also30improve the quantum efficiency for the small size BSI.Key words: Microelectronics and Solid-State Electronics; Back-Side Illuminated CMOS image sensor; electrical crosstalk; trench isolation; quantum efficiency;0引言35随着 CMOS 工艺水平的提高，CMOS 图像传感器 (CIS)凭借低功耗、低成本、小体积、 可随机读取等一系列优点1，实现了在平板电脑、智能手机等消费类电子领域的广泛应用。 背面照射技术是帮助 CIS 实现性能突破的关键因素2。背照图像传感器大幅改善了像素单元 的感光能力3，并且对 CIS 噪声有一定的抑制作用。该结构通过将正照结构中器件层与金属 层整体翻转，将原本阻碍光路的金属布线层挪至光路另一侧，大幅降低了金属布线层对光子40的衍射与串扰4。这些性能的改善使得背照式像素日益成为 CIS 中的主流像素结构。因此， 在小尺寸工艺下，开展背照式图像传感器研究具有重要意义。但背照式 CIS 的发展受到诸多 因素的限制。像素尺寸的不断减小使得像素间距离越来越小，造成了串扰现象更容易发生5。基金项目：高等学校博士学科点专项科研基金（20100032110031）；国家自然科学基金（61076024） 作者简介：徐江涛(1979-)，男，副教授，主要从事图像传感器与图像处理领域芯片设计研究 通信联系人：姚素英（1947-），女，教授，博士生导师，主要从事半导体器件和集成电路设计研究. E-mail:syyao- 6 -在背照式像素内，由于光路改变造成光生电子在中性区内的扩散路径拉长，导致 PN 结耗尽区电场对光生电子吸引力减弱，这进一步增大了电学串扰6。目前针对像素之间的电学串扰45优化方案，主要包括保护环技术、深 P 阱技术、浅沟槽隔离技术与深沟槽隔离技术等78。 保护环主要利用环体与衬底掺杂浓度的差异，产生由内向外的内建电场从而限制光生电子的 横向扩散运动，但采用保护环电极将影响像素的填充因子。沟槽隔离技术是指用二氧化硅对 器件有源区进行沟槽隔离，以防止邻近像素间的电学串扰9。以上方案虽然成熟，但形成的 结构都是在像素器件层正面进行隔离，仅适合载流子激发较浅的传统正照式像素。在许多背50照式像素中，光电二极管的电荷收集区域距离光子入射的背面都存在较远的距离，如若仍采 用上述沟槽隔离，将无法起到抑制 BSI 像素中严重的短波串扰问题。为了优化背照式像素的电学串扰，从沟槽隔离思想出发，本文提出了背面沟槽隔离（Backside Trench Isolation, BTI）防串扰二维模型，并使用该模型分析了背照式像素串扰抑 制效果。针对不同波长的光子因激发深度不同对串扰所造成的影响，研究了该 BTI 结构在55相同槽深下对不同波长光子的防串扰效果，最终依据上述研究给出了实施方案。1背照式像素中电学串扰的产生机制电学串扰的直接原因是光生少子（电子）的横向扩散，与少数载流子的扩散机制有关。 图 1 描述了 PPD 结构的背照式图像传感器的切面图。主像素从像素TXRSTTX RSTSTIP+FDVDDSTIP+FDVDDNNPWPWP型外延层P型衬底60光照 hv遮光板图 1 背照式像素的串扰原理Fig.1 The principle of the crosstalk in backside illuminated pixel当光子由背面射入硅后，不同波长的光子会在不同深度产生相应的载流子。波长较长的红光入射较深，其产生的光生电子较 N 埋层的耗尽区较近则容易被电场收集；波长较短的 蓝光入射深度较浅，其产生的光电子离 N 埋层耗尽区电场较远。大部分电子会依靠扩散运65动向耗尽区漂移最终进入“正确的”光电二极管内，但还有一部分电子会以扩散电流的方式 从衬底深处进入邻近像素，构成串扰。为对串扰机制进行定性分析，此处对光电二极管进行建模分析10-11。图 2(a)为 PPD 型 P+/N-well/P 衬底结构示意图，图 2(b)是对应其 N-well/P 衬底结耗尽区一维放大结构。假设 一秒内入射半导体单位面积的光子数为 P（即光通量），该光子在硅中的吸收系数为 ()，70那么在入射方向上的光子数满足以下关系式：0P（x）=P e-a x （1）光生载流子的产生率 G 可通过光通量求导得到：0G(x) = P' (x) = a P e-a x（2）深度P+X1J1X2X2N-wellX3X3J2X4X4P衬底空穴 电子N-well耗尽区P衬底75(a) P+/N-well/P 衬底背照式光电二极管模型(b)耗尽区一维放大图(a) The model of P+/N-well/P sub BSI photodiode(b) Depletion region with enlarged scale图 2 P+/N-well/P 衬底背照式光电二极管模型及耗尽区一维放大图Fig.2 The model of P+/N-well/P sub BSI photodiode and its depletion region with enlarged scale80光电二极管光电流主要包括12：a)漂移电流，即光在 N-well/P 衬底组成的耗尽区内产生 了电子-空穴对被耗尽区强电场分离后产生的光电流 Idr。b)在 N-well 中性区产生的光生少子（空穴）通过扩散运动到达耗尽区上表面并被耗尽区收集的光电流 Idiff 1；c)在 P 衬底中性区内产生的光生电子通过扩散运动到达耗尽区下表面并被耗尽区收集的光电流 Idiff 2，即I photo = I dr + I diff 1 + I diff 2 （3）85其中漂移电流 Idr 可由产生率的积分得到：x 4Idr = q ò G(x)dx （4）x3该部分主要由入射深度较深的波段光子产生，当其被耗尽区强电场扫去耗尽区收集后，不会再作为自由移动的电子构成串扰因素。在 Nwell/P 衬底光电二极管的 Nwell 中性区激发 的 Idiff 1 因其激发区域也已经在耗尽区上侧，在其向下运动串扰至邻近像素光电二极管过程90中，会率先被 N 埋层俘获，因此也不易成为构成电学串扰。在背照式像素中，最可能发生串扰的是在衬底深处，并通过扩散运动向耗尽区靠近漂移的 Idiff 2，该电子扩散电流大小为：J diff 2= qDn¶np ( x)¶x|x=x 4（5）其中 Dn 是电子在 P 衬底的扩散系数，Np 是 P 衬底的光生过量电子少子浓度。为求解该扩散电流，需要先求解 Np 并代回公式（5），其中 Np 的求解需要知道电子在衬底中性区内95的电子连续性方程公式(6)¶ 2 nDp( x)+ G( x) = 0 （6）n¶x2而由两个边界条件 X=X4 和 X=可知，在 X=X4 耗尽区边界处器件的偏压为 0 时，np(X4)=0；在 X=的 P 型衬底处，因为少子电子的浓度为 0，所以 np()=0，求解得：éùn ( x) = F01 - x (1 - e-a x4 ) - e-a x（7）p ê úa Dn ë x4 û100将上式代入（5）即得扩散电流：J = qF0 (1 - (a x4diff 2 a x 4+ 1)e-a x 4 ) （8）105由上述公式推导可知，在背照式像素中最可能在衬底深处发生串扰、并通过扩散运动向耗尽区靠近漂移的 Idiff 2，串扰的严重程度一方面与入射光通量成正比；另一方面，随着 CMOS 工艺下 PN 结结深变浅，将有更大的光电流造成相邻像素间的电学串扰。这些不利因素，都 将增大小尺寸背照式像素中的串扰。2基于背面沟槽隔离的 BTI 防串扰模型图 3 为采用了背面沟槽隔离（Back Tench Isolation, BTI）的器件原理图。主像素 从像素TXRSTTX RSTSTIP+FDVDDSTIP+FDVDDNNPWPWP型外延层P型衬底PW背面沟槽隔离光照 hv遮光板110115120图 3 采用 BTI 沟槽隔离的器件仿真结构Fig.3 The structure of the pixel model adopting the Backside Trench Isolation图 3 与图 1 模型的相同之处是：1）均包括两个像素，其中左像素为主像素，右侧为从像素。2）每个像素均由四管有源像素构成，包括钳位光电二极管、传输管、复位管、源级 跟随器及行选通管，并包括 TX，FD, RST，VDD、P 型衬底等 5 个电极。3）光照模型相同， 均只对主像素曝光，从像素为暗像素用来分析串扰。在图 1 所示的传统结构中，两个像素之 间仅采用传统正面浅沟槽隔离。标记该器件为 0，用来分析传统结构中严重的电荷串扰。图3 与图 1 的不同之处在于主像素和从像素背面之间插入了 BTI 沟槽隔离区域，并用 P+隔离 阱将沟槽进行包埋。在图 3 中，入射的光子仍从像素背面通过窗口射入主像素，一部分电子 可被主像素正常收集，而一部分电子却在扩散过程中受到背面沟槽隔离的阻挡，被 P+隔离 阱的高势垒反弹回主像素 PPD 内成为信号电荷正常收集，从而减弱串扰。3器件仿真对器件进行建模后，使用有限元分析软件 TCAD 对器件进行分析。分别包括使用 Sprocess 进行工艺仿真生成相应器件结构，使用 SDE 为器件添加电极设置网格，并通过 SDevice 对器件加工作电压与光照条件进行器件仿真。125130在仿真中，为进行该 BTI 结构的功能性验证，首先对比仿真了无 BTI 结构的器件 0 的电荷串扰。然后对器件 0 在不同波长下的串扰进行了研究。接着分析了 2m 的槽深结构对 上述电学串扰的抑制效果。最后，在模型中仿真了槽深分别为 1m/2m/3m/4m 的结构， 以衡量不同沟槽隔离深度对串扰的屏蔽作用，并将其分别定义为器件 1/2/3/4。3.1 器件结构参数该仿真中的所有器件模型都基于 0.18m CMOS 工艺，对与工艺直接相关的诸如多晶硅 栅厚度、栅氧厚度都沿用了标准 CMOS 工艺所要求的规则，对于形成光电二极管及传输栅 TX 等敏感区域，基于标准 CIS 工艺进行了优化。具体工艺参数如表 1 所示。表 1 BTI 器件模型仿真参数表Table 1 The parameters of the simulated model器件模型参数器件 0器件 1器件 2器件 3器件 4像素尺寸（m）3.93.93.93.93.9PPD 尺寸（m）22222硅体厚度(m)66666栅氧厚度（nm）66666栅长（nm）55555多晶硅栅极厚度（nm）200200200200200BTI 深度（m）1234包埋 BTI 的 P 阱深度(cm-3)1.52.53.54.5包埋 BTI 的 P 阱浓度(cm-3)1.00E+181.00E+181.00E+181.00E+18包埋正面 STI 的 P 阱浓度(cm-3)1.00E+201.00E+201.00E+201.00E+201.00E+20P 衬底浓度(cm-3)1.00E+151.00E+151.00E+151.00E+151.00E+15多晶硅栅掺杂浓度(cm-3)4.00E+194.00E+194.00E+194.00E+194.00E+19PPD 之 P+钳位层浓度(cm-3)4.60E+184.60E+184.60E+184.60E+184.60E+18PPD 之 N 埋层浓度(cm-3)1.00E+161.00E+161.00E+161.00E+161.00E+16栅极电压（V）3.33.33.33.33.33.2 输入条件的设定135140145（1）电压条件：在器件模型中，分别对各电极进行上电。栅压，复位管电压及电源都选择3.3V，而 p 型衬底接 0V。在器件 15 中，主像素与从像素的栅压、时序需保持一致。（2）光照条件：光照模型需分别定义光照波长、光强、入射面及曝光时间等。在仿真中采 用 RGB 三色光对器件 05 中的串扰进行仿真，所以波长分别设为 750nm，555nm，450nm。 在 SDevice 的 OptBeam 光照模型中用“waveint”语句定义光照强度，其意义是单位时间内 入射到单位面积的光子个数，相应的具体数值为 5.78e15/cm2s；通过“Semsurf”语句来定义 入射光的入射面，在背照式结构的仿真中光子是从器件背面射入主像素中,即 Semsurf=2；还 要根据“Wavetime”语句定义曝光时间，曝光由像素复位后的 1310ns 开始，共持续 5000ns。3.3 输出条件的设定 该仿真研究对象主要是采用背面沟槽隔离改进前后的像素结构中，光生载流子在产生、输运和分布的情况下的串扰，输出变量包括：信号电子在光照后的瞬态特性，主像素收集的信号电荷量和从像素单元收集的串扰电荷量等。4仿真结果与分析4.1 生成的器件结构在仿真中生成的像素结构分别是传统背照式像素器件 0（该像素作为串扰对比组），及150由背面形成槽深为 1m/2m/3m/4m 的 BTI 器件 14，仿真生成的结构如图 4 所示。-5-4-3-2-10123 #042 46-5-4-3-2-1-5-4-3-2-10123 #142 4 60123 #142 4 6-5-4-3-2-10123 #242 4 6(a) 传统背照式像素器件(b) 槽深 1um 的 BTI 器件(c) 槽深 2um 的 BIT 器件(a) Conventional BTI structure(b) BTI with 1um trench depth(c) BTI with 2um trench depth-5-4-3-2-10123#34-5-4-3-2-10123 #442462 4 6155160(d)槽深 3um 的 BTI 器件(e)槽深 4um 的 BTI 器件(d) BTI with 3um trench depth(e) BTI with 4um trench depth图 4 不同沟槽深度下的 BTI 结构Fig.4 BTI structure with different trench depth4.2 无 BTI 结构中严重的短波串扰-4-3-2um -1 Y 0120 2 4 6 8Xum为对比 BTI 使用前后效果，首先使用 TCAD 对没有采用 BTI 技术的器件 0 进行仿真， 其电子流密度随时间变化的瞬态如图 5 所示。-4-3Yum-2-101202468Xum-4-3Yum-2-10120 2 4 6 8Xum165(a) 无光照(b) 曝光后 0s(c) 曝光后 1ps(a) No exposure(b) 0s after exposure(c) 1ps after exposure-4-3-2Yum-101202468Xum-4-3-2-1Yum01202468Xum-4-3Yum-2-10120 2 4 6 8Xum(d) 曝光后 3ps(e) 曝光后 10ps(f) 曝光后 30ps(d) 3ps after exposure(e) 10ps after exposure(f) 30ps after exposure- 7 -170-4-3Yum-2-10120 2 4 6 8Xum-4-3Yum-2-10120 2 4 6 8Xum-4-3Yum-2-10120 2 4 6 8Xum175180185190195(g) 300ps after exposure(h) 1ns after exposure(i) 2ns after exposure(g) 光照后 300ps(h) 光照后 1ns(i) 光照后 2ns图 5 不加 BTI 的器件 0，光照后主从像素间严重的瞬态串扰Fig.5 The serious transient crosstalk happened in the non-BTI device model从图 5 可以看到，光子从主像素背面入射后，沿入射轨迹产生大量光生电子。在 10ps之前，大多数电子通过漂移运动能够正确的被主像素 PPD 收集，但从光照后的 30ps 开始， 大量电子开始发生较为严重的横向扩散，通过衬底深处扩散至相邻像素单元，发生电学串扰。 当曝光 1ns 以上时，串扰进入从像素中的电子流密度趋于稳定，从像素中充满了串扰产生的 电子。仿真结果证实，在没有采用背面沟槽隔离的器件 0 中会发生严重的电学串扰现象。为 确定波长对 BSI 像素中串扰的影响，定量地研究了不同波长下器件 0 的串扰。设定光照波长 从 450nm 至 800nm 的长波段，以 50nm 步长幅度递进，在相同的光通量下对器件 0 主像素 区进行 1000ns 曝光。其中，串扰程度是通过测量邻近像素 PPD2 收集的串扰电荷占 PPD1 与 PPD2 总电荷总量百分比衡量。而每个像素的光电收集区则通过 SDevice 中的 CurrentPlot 语句分别定义，其中主像素 PPD1 收集区域为Xmin=0.9m, Xmax=3.1m, Ymin=-3.95m, Ymax=-3.33m ，从像素 PPD2 收集区域为Xmin=6.0m, Xmax=8.2m, Ymin=-3.95m, Ymax=-3.33m（该区域以外的信号电荷量可以忽略不计）。仿真结果如图 6 所示，当器件0 的主像素受到不同波长光照后，从像素 PPD2 都受到了较为严重的电荷串扰影响。不同的 是，器件受短波蓝光辐照后串扰更为严重，串扰百分比高达 32.73%。这是因为红光激发区 域更深且这些电子受到传统正面 STI 结构的阻挡，对从像素的串扰比蓝光影响更小；而对于 短波段的光生电子而言，其激发区域较浅，激发后的电子即在背面附近发生扩散运动，使短 波段构成了串扰的主要源头。图 6 不同波长下邻近像素受串扰影响程度Fig.6 The crosstalk which happened in adjacent pixel at different wavelength4.3 基于 BTI 隔离的防串扰效果虽然器件 0 中采用了传统的正面 STI 隔离技术，但可以看出正面 STI 技术对背照式像素- 11 -200中的串扰抑制作用微乎其微。基于此，本节提出了在器件层背面形成背面沟槽隔离的 BTI技术。为了衡量 BTI 结构对串扰抑制的效果，此处根据主从像素交接处的纵向结构，设置BTI 背面槽深为 2m 来考察效果。因为 2m 介于完全隔离（即槽深为 4m）和完全不隔离（即槽深为 0）之间，用这种结构能更合理衡量 BTI 的防串扰效果。图 7 给出了采用 2m 槽深的 BTI 串扰抑制效果对比。通过对比可以看出，该结构已经在全波段下对像素之间的 串扰产生了有效抑制。其中红光的串扰下降了 8.18%，而蓝光的串扰下降达到了 13.25%， 可见 BTI 结构对短波串扰起到了非常明显的抑制效果。串扰/%13.25%8.18%450nm 750nm波长/ nm205210图 7 2 m BTI 槽深的串扰抑制效果Fig.7 Crosstalk reduction effect of 2m BTI structure model另一方面，BTI 结构的使用不仅达到了短波串扰抑制的效果，同时还改善了相应波长的 量子效率。图 8 显示了采用 BTI 结构后，像素在不同波段下 QE 的提升。可以看出，量子效 率在各个波长下均有显著提高，尤其在短波下改善最为明显，高达 13.43%，这部分量子效 率的提升源自串扰电荷受背面 BTI 高势垒反弹的重新收集。这证明 BTI 结构的使用也有助 于改善背照式像素的短波响应。无BTI/%13.43%215/nm图 8 BTI 结构对量子效率的改善Fig.8 The improvement of quantum efficiency after adopting BTI structure4.4 BTI 隔离的最佳实施方式通过上文可知，2m 的 BTI 槽深抑制串扰效果较为明显。为了明确 BTI 槽深为多少才220225230能对全波段的电学串扰均起到最为显著的抑制效果，对比考察了槽深为 1m/2m/3m/4m的 BTI 结构对整个波长的防串扰效果。其中当槽深为 4m 时，其物理深度几乎可以实现与 正面 STI 及 P 阱隔离的纵向衔接。图 9 是四种槽深分别在高光强下曝光 300ps 后的瞬态串扰 图，可看出槽深为 3m 与 4m 时，其串扰抑制效果明显好于前两种结构。为定量分析，通 过积分不同槽深模型下 PPD2 中串扰电荷量得到表 2，由表可知，串扰程度随槽深的增加而 较少，当槽深达到 3m 以上时，相邻像素的串扰百分比可由当初的 32.73%降至 10%以下。(a)BTI 深度 1um(b) BTI 深度 2um(a)BTI depth is 1um(b) BTI depth is 2um(c)BTI 深度 3um(d) BTI 深度 4um(c)BTI depth is 3um(d) BTI depth is 4um图 9 不同 BTI 深度下的防串扰瞬态Fig.9 The transient crosstalk after adopting different BTI depth表 2 不同槽深下 PPD2 信号串扰百分比Table 2 The crosstalk percentage in PPD2 at different groove depthBTI 槽深波长（nm）1m2m3m4m45026.70%19.48%8.76%0.19%50026.41%19.28%8.67%0.18%55025.15%18.42%8.35%0.18%60022.90%16.89%7.67%0.17%65020.58%15.25%6.95%0.16%70019.41%14.43%6.54%0.15%75018.24%13.57%6.19%0.14%80017.48%13.01%5.91%0.13%235图 10 随 BTI 槽深每增加 1 微米对串扰抑制的改良幅度Fig.10 The contribution of every 1 um to the improvement of the crosstalks reduction240245250255260265270图 10 描述了槽深每增加 1m 对串扰抑制的改善幅度。通过此表可以看出，当槽深以 1m步长递进的过程中，当且仅当槽深从 2m 增至 3m 的过程中，增加的 1m 对串扰改良幅度 最大，达到 10.72%。这说明，在器件内扩散的所有电荷中，绝大部分发生串扰的电荷产生 于器件层背面 2m 到 3m 的深度处。因此在设计 BTI 槽深时，应至少把沟槽深度设定为 3m， 才能达到显著的防串扰效果。在设计一些对电荷较为敏感、会对电荷进行累加 CIS 时（如时 间延迟积分型图像传感器），应该采用更深的沟槽对主从像素进行完全隔离。通过表 2 可知， 采用 4m 槽深后，邻近像素串扰抑制效果可达 99.8%以上，可以对相邻像素在全波段下的 电学串扰起到最为有效地隔离效果。5 结论本文为研究了背照式像素中严重的串扰问题，基于 TCAD 软件建立了小尺寸背照式像 素串扰模型，仿真结果显示，短波串扰构成了背照式像素中最为严重的电学串扰。本文提出 了一种背面沟槽隔离防串扰结构，同时研究了 BTI 结构对短波下的电学串扰抑制效果，并 针对衬底厚度为 6m 的像素器件结构给出该结构的最佳实施方案。研究结构表明，经优化 后的像素结构可实现全波段下电学串扰的有效抑制，同时量子效率得到相应改善。参考文献 (References)1 M. Bigas, E. Cabruja. J. Forest, et al. Review of CMOS image sensorsJ, Microelectronics Journal, 2006,37(5).433-451.2 Ray Fontaine, A Review of the 1.4um Pixel GenerationA, Ray Fontaine,.2011 International Image SensorsWorkshopC, Japan,.Hokkaido, 2011.3 H.Wakabayashi, K. Yamaguchi, et al. A 1/2.3-inch 10.3Mpixel 50 frame/s Back-Illuminated CMOS ImageSensorA. H.Wakabayashi, 2010 IEEE International Solid-State Circuits Conference(C), San Francisco,2010.,410-411.4 Hinckley, Steven; Gluszak, Edward A. ;Eshraghian, Kanlran Hinckley, Modelling of device structure effects in backside illuminated CMOS compatible photodiodesA. Hinckley, S