中职数字电路教案.ppt
2023/6/11,1,第8章 存储器和可编程逻辑器件简介,2.可编程逻辑器件的开发方法,1.电子系统的设计方法,8.2 可编程逻辑器件(PLD)简介,3.应用简介,8.2.5 可编程逻辑器件的开发与应用,本章小结,返回,结束放映,2023/6/11,2,复习,PLD在数字集成芯片中的位置？PAL的结构？优点？GAL与PAL的区别？CPLD的基本结构？,2023/6/11,3,可编程逻辑器件的开发与应用,8.2 可编程逻辑器件(PLD)简介,返回,1.电子系统的设计方法,传统的系统设计方法为自底向上。采用可编程逻辑器件设计系统时，可基于芯片设计，可利用电子设计自动化（EDA）工具来完成。必须具备三个条件：必须基于功能强大的EDA技术；具备集系统描述、行为描述和结构描述功能为一体的硬件描述语言；高密度、高性能的大规模集成可编程逻辑器件。,2023/6/11,4,可编程逻辑器件的软件开发系统支持两种设计输入方式：图形设计输入；硬件描述语言输入。现在比较流行的硬件描述语言有ABEL和VHDL。,计算机对输入文件进行编译、综合、优化、配置操作，最后生成供编程用的文件，可直接编程到可编程逻辑器件的芯片中。,2023/6/11,5,2.可编程逻辑器件的开发方法,PLD的开发是指利用开发系统的软件和硬件对PLD进行设计和编程的过程。开发系统软件是指PLD专用的编程语言和相应的汇编程序或编译程序。硬件部分包括计算机和编程器。可编程器件的设计过程，主要包括设计准备、设计输入、设计处理和器件编程四个步骤，同时包括相应的功能仿真、时序仿真和器件测试三个设计验证过程。如图8-21所示。,返回,2023/6/11,6,图8-21 可编程器件的设计流程图,2023/6/11,7,设计准备 选择系统方案，进行抽象的逻辑设计；选择合适的器件，满足设计的要求。,低密度PLD（PAL、GAL等）一般可以进行书面逻辑设计，然后选择能满足设计要求的器件系列和型号。器件的选择应考虑器件的引脚数、资源速度、功耗以及结构特点。对于高密度PLD（CPLD、FPGA），系统方案的选择通常采用“自顶向下”的设计方法。在计算机上完成，可以采用国际标准的硬件描述语言对系统进行功能描述，并选用各种不同的芯片进行平衡、比较，选择最佳结果。,2023/6/11,8,设计输入,设计者将所设计的系统或电路以开发软件要求的某种形式表示出来，并送入计算机的过程称为设计输入。通常有原理图输入、硬件描述语言输入和波形输入等多种方式。,设计处理 从设计输入完成以后到编程文件产生的整个编译、适配过程通常称为设计处理或设计实现。由计算机自动完成，设计者只能通过设置参数来控制其处理过程。,2023/6/11,9,在编译过程中，编译软件对设计输入文件进行逻辑化简、综合和优化，并适当地选用一个或多个器件自动进行适配和布局、布线，最后产生编程用的编程文件。,在设计输入和设计处理过程中往往要进行功能仿真和时序仿真。功能仿真是在设计输入完成以后的逻辑功能检证，又称前仿真。它没有延时信息，对于初步功能检测非常方便。时序仿真在选择好器件并完成布局、布线之后进行，又称后仿真或定时仿真。时序仿真可以用来分析系统中各部分的时序关系以及仿真设计性能。,2023/6/11,10,器件编程,编程是指将编程数据放到具体的PLD中去。对阵列型PLD来说，是将JED文件“下载”到PLD中去；对FPGA来说，是将位流数据文件“配置”到器件中去。,2023/6/11,11,3.应用简介,图8-22 16位双向移位寄存器,返回,2023/6/11,12,表8-6 S1、S0功能控制端对照关系表,2023/6/11,13,假若选择型号为ispLSI 1024芯片，它含24个通用逻辑模块（CLB），且IO单元数量达16348个。由此画出引脚分配图如图8-23所示。,器件的选择。除时钟外，共有37个IO信号线。设计者可参照有关数据手册进行选择。,2023/6/11,14,图8-23 16位移位寄存器引脚分配图,2023/6/11,15,编写设计输入文件。本例采用文本输入方式。根据移位寄存器设计要求，编写VHDL源文件如下：,LIBRARY IEEE；USE IEEE.STD LOGIC 1164.ALL；ENTITY SHIFT IS PORT(S1，S0，Cr，clk；IN BIT；SR，SL：IN STD LOGIC，d：IN STD LOGIC VECTOR(15 DOWNTO 0)；q：OUT STD LOGIC VECTOR(15 DOWNTO 0)；END SHIFT；,2023/6/11,16,ARCHITECTURE A OF SHIFT ISBEGIN PROCESS（clk,cr）VARIABLE qq：STD LOGIC VECTOR(15 DOWNTO 0)；BEGINIF Cr=0 THENqq：=“0000000000000000”；ELSE IF(clk EVENT AND clk=1)IF S1=1 THEN IF S0=1 THENqq：=d；ELSE qq(14 DOWNTO 0)：=qq(15 DOWNTO 1)；qq(15)：=SL END IF；,2023/6/11,17,ELSE IF S0=1 THEN qq(15 DOWNTO 1)：=qq(14 DOWNTO 0)qq(0)：=SR；ELSE NULL；END IF；END IF；END IF；q=qq；END PROCESSEND A,可见，整个设计只需选择合适的器件，利用程序语言描述其功能，通过特定的设备将程序下载或配置到器件中，即可完成系统的设计。,2023/6/11,18,本章小结,存储器是一种可以存储数据或信息的半导体器件，它是现代数字系统特别是计算机中的重要组成部分。按照所存内容的易失性，存储器可分为随机存取存储器RAM和只读存储器ROM两类。RAM由存储矩阵、地址译码器和读写控制器三个部分组成。对其任意一个地址单元均可实施读写操作。RAM是一种时序电路，断电后所存储的数据消失。,返回,2023/6/11,19,ROM所存储的信息是固定的，不会因掉电而消失。根据信息的写入方式可分为固定ROM、PROM和EPROM。ROM属于组合逻辑电路。当单片存贮器容量不够时，可用多片进行容量扩展。,2023/6/11,20,目前，可编程逻辑器件（PLD）的应用越来越广泛，用户可以通过编程确定该类器件的逻辑功能。在本章讨论过的几种PLD器件中，普通可编程逻辑器件PAL和GAL结构简单，具有成本低、速度高等优点，但其规模较小(通常每片只有数百门)，难于实现复杂的逻辑。复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA，集成度高(每片有数百万个门)，有更大的灵活性，若与先进的开发软件配套使用，则感到特别方便。CPLD和FPGA是研制和开发数字系统的理想器件。,2023/6/11,21,作业题,8-5,返回,2023/6/11,22,本课复习,传统的系统设计方法？采用可编程逻辑器件设计系统的条件？可编程器件的设计过程？,返回,
